電子設(shè)計(jì)自動(dòng)化（EDA）教程

第一章 電子設(shè)計(jì)自動(dòng)化概論
1.1 計(jì)算機(jī)輔助設(shè)計(jì)與電子系統(tǒng)設(shè)計(jì)
1.2 EDA教程簡(jiǎn)介
習(xí)題
參考文獻(xiàn)
第二章 數(shù)字系統(tǒng)設(shè)計(jì)
2.1 數(shù)字系統(tǒng)設(shè)計(jì)概述
2.1.1 數(shù)字系統(tǒng)設(shè)計(jì)的流程
2.1.2 數(shù)字系統(tǒng)設(shè)計(jì)考慮的主要因素
2.2 數(shù)字系統(tǒng)模型
2.3 詳細(xì)邏輯流程圖
2.4 小型數(shù)字系統(tǒng)的算法分析
2.5 MDS圖
2.6 MDS圖的電路級(jí)設(shè)計(jì)
2.7 微程序設(shè)計(jì)
習(xí)題
參考文獻(xiàn)
第三章 硬件描述語(yǔ)言（VHDL）
3.1 概述
3.2 VHDL的模型結(jié)構(gòu)
3.2.1 設(shè)計(jì)實(shí)體（Design Entitles）
3.2.2 結(jié)構(gòu)體（Axchitecture Bodies）
3.3 標(biāo)識(shí)符、數(shù)據(jù)對(duì)象、數(shù)據(jù)類(lèi)型及屬性
3.3.1 標(biāo)識(shí)符（Identifiers）
3.3.2 數(shù)據(jù)對(duì)象（Data Objects）
3.3.3 數(shù)落類(lèi)型（Data Types）
3.3.4 子類(lèi)型（Subtypes）
3.3.5 屬性（Attributes）
3.4 VHDL最基本的描述方法
3.4.1 進(jìn)程語(yǔ)句（Process Statements）
3.4.2 并行（并發(fā)）語(yǔ)句（Concurrent Statements）
3.4.3 順序語(yǔ)句（Sequential Statements）
3.4.4 斷言語(yǔ)句（Assert Statements）
3.5 組合邏輯設(shè)計(jì)（Combinational Logic Design）
3.5.1 基本邏輯門(mén)的描述 
3.5.2 編碼器和譯碼器的描述
3.5.3 多路分配器
3.5.4 比較器
3.5.5 加法器的描述（Adders）
3.6 時(shí)序邏輯設(shè)計(jì)（Sequential Logic Design）
3.6.1 基本觸發(fā)器和寄存器
3.6.2 計(jì)數(shù)器和移位寄存器
3.6.3 三態(tài)緩沖器和雙向信號(hào)模型
3.7 狀態(tài)機(jī)的設(shè)計(jì)（State Machine Design）
3.7.1 序列檢測(cè)器
3.7.2 簡(jiǎn)單的內(nèi)存控制器的描述
3.8 設(shè)計(jì)舉例
3.8.1 8×9先進(jìn)先出（FIFO）緩沖器
3.8.2 內(nèi)存控制器
3.8.3 交通燈信號(hào)控制器
3.8.4 語(yǔ)音信箱控制系統(tǒng)
習(xí)題
參考文獻(xiàn)
第四章 可編程邏輯器件及其開(kāi)發(fā)工具
4.1 可編程邏輯器件概述
4.2 PAL和GAL器件
4.2.1 PAL器件的基本結(jié)構(gòu)
4.2.2 PAL器件的特點(diǎn)
4.2.3 GAL器件的基本結(jié)構(gòu)
4.2.4 GAL器件的特點(diǎn)
4.2.5 幾種通用的開(kāi)發(fā)軟件
4.2.6 設(shè)計(jì)電路的有關(guān)注意事項(xiàng)
4.3 復(fù)雜可編程邏輯器件（CPLD）
4.3.1 CPLD的基本結(jié)構(gòu)
4.3.2 Altera公司的器件產(chǎn)品
4.3.3 CPLD開(kāi)發(fā)環(huán)境簡(jiǎn)述
4.3.4 Altera開(kāi)發(fā)工具（MAX＋PLUS Ⅱ）
4.4 FPGA器件
4.4.1 FPGA器件的結(jié)構(gòu)
4.4.2 Xilinx的FPGA開(kāi)發(fā)系統(tǒng)簡(jiǎn)介
4.4.3 應(yīng)用舉例 
4.5 在系統(tǒng)可編程（ISP）邏輯器件
4.5.1 ispLSI/pLSI邏輯器件
4.5.2 ispLSl/pLSI 1000/E、2000和3000系列邏輯器件
4.5.3 ispLSI 5000V、6000和8000系列邏輯器件
4.5.4 ispGAL器件
4.5.5 ispGDS器件
4.5.6 ispLSI/pLSI邏輯器件開(kāi)發(fā)工具
4.6 PLD應(yīng)用比較
習(xí)題
參考文獻(xiàn)
第五章 電路通用分析程序PSPICE
5.1 PSPICE概述
5.2 元器件模型
5.2.1 線(xiàn)性元件模型
5.2.2 二極管模型
5.2.3 雙極型晶體管模型
5.2.4 宏模型
5.2.5 模型參數(shù)的提取
5.3 PSPICE算法簡(jiǎn)介
5.4 PSPICE文本描述方法
5.4.1 電路描述語(yǔ)言
5.4.2 元器件描述語(yǔ)句
5.4.3 電路特性分析描述語(yǔ)句
5.4.4 輸出控制及其他功能語(yǔ)句
5.5 PSPICE窗口版的功能應(yīng)用及實(shí)例
5.5.1 原理圖編輯器（Schematics Editor）
5.5.2 電路模擬與分析（Simulation）
5.5.3 PSPICE應(yīng)用實(shí)例
習(xí)題
參考文獻(xiàn)
第六章 印刷電路板（PCB）的設(shè)計(jì)
6.1 印刷電路板的基本知識(shí)
6.2 原理圖制
6.2.1 繪制原理圖
6.2.2 原理圖文件的管理
6.2.3 層次原理圖的設(shè)計(jì)
6.2.4 元件和元件庫(kù)
6.3 印刷電路板（PCB）設(shè)計(jì)
6.3.1 PCB設(shè)計(jì)系統(tǒng)概述
6.3.2 雙面板的設(shè)計(jì)
6.3.3 新建一個(gè)PCB元件
6.4 印制電路技術(shù)
習(xí)題
參考文獻(xiàn)
第七章 專(zhuān)用集成電路設(shè)計(jì)
7.1 概述
7.2 集成電路工藝制造簡(jiǎn)介
7.3 ASIC電路級(jí)設(shè)計(jì)
7.4 ASIC版圖級(jí)設(shè)計(jì)
7.5 ASIC設(shè)計(jì)
習(xí)題
參考文獻(xiàn)
附錄 縮略語(yǔ)表