數(shù)字邏輯

第一章 數(shù)制與編碼
1.1 進位計數(shù)制
1.1.1 十進制數(shù)的表示
1.1.2 二進制數(shù)的表示
1.1.3 其他進制數(shù)的表示
1.2 數(shù)制轉換
1.2.1 二進制數(shù)與十進制數(shù)的轉換
1.2.2 八進制數(shù)、十六進制數(shù)與二進制數(shù)的轉換
1.3 帶符號數(shù)的代碼表示
1.3.1 真值與機器數(shù)
1.3.2 原碼
1.3.3 反碼
1.3.4 補碼
1.3.5 機器數(shù)的加、減運算
1.3.6 十進制數(shù)的補數(shù)
1.4 數(shù)的定點表示和浮點表示
1.4.1 數(shù)的定點表示
1.4.2 數(shù)的浮點表示
1.5 數(shù)碼和字符的代碼表示
1.5.1 十進制數(shù)的二進制編碼
1.5.2 可靠性編碼
1.5.3 字符代碼
習題一
第二章 邏輯代數(shù)基礎
2.1 邏輯代數(shù)的基本概念
2.1.1 邏輯變量
2.1.2 邏輯運算
2.1.3 邏輯函數(shù)
2.2 邏輯代數(shù)的公理、定理及規(guī)則
2.2.1 邏輯代數(shù)的公理和基本定理
2.2.2 邏輯代數(shù)的重要規(guī)則
2.3 邏輯函數(shù)表達式的形式與轉換
2.3.1 邏輯函數(shù)的表示法
2.3.2 邏輯函數(shù)表達式的基本形式
2.3.3 邏輯函數(shù)表達式的標準形式
2.3.4 邏輯函數(shù)表達式的轉換
2.4 邏輯函數(shù)的化簡
2.4.1 代數(shù)化簡法
2.4.2 卡諾圖化簡法
2.4.3 邏輯函數(shù)化簡中有關問題的考慮
習題二
第三章 組合邏輯電路
3.1 邏輯門電路
3.1.1 簡單邏輯門電路
3.1.2 復合邏輯門電路
3.2 邏輯函數(shù)的實現(xiàn)
3.2.1 用“與非”門實現(xiàn)邏輯函數(shù)
3.2.2 用“或非”門實現(xiàn)邏輯函數(shù)
3.2.3 用“與或非”門實現(xiàn)邏輯函數(shù)
3.2.4 用“異或”門實現(xiàn)邏輯函數(shù)
3.3 組合邏輯電路的分析
3.4 組合邏輯電路的設計
3.4.1 單輸出組合邏輯電路的設計
3.4.2 多輸出組合邏輯電路的設計
3.5 組合邏輯電路的競爭與冒險
3.5.1 競爭與冒險的產(chǎn)生
3.5.2 判別冒險
3.5.3 消除冒險
習題三
第四章 同步時序邏輯電路
4.1 同步時序邏輯電路模型
4.1.1 同步時序邏輯電路的結構
4.1.2 同步時序邏輯電路的描述
4.2 觸發(fā)器
第五章 異步時序邏輯電路
第六章 采用中、大規(guī)模集成電路的邏輯設計
第七章 數(shù)字系統(tǒng)設計
第八章 自動邏輯綜合
第九章 邏輯模擬與測試
第十章 邏輯器件
參考文獻