數(shù)字電子技術（第2版）

第2版前言
第1版前言
第一章　數(shù)字電路基礎
　1.1　概述
1.2　計數(shù)制與編碼
1.2.1　常用計數(shù)制及其相互轉(zhuǎn)換
1.十進位計數(shù)制
2.二進位計數(shù)制
3.十六位計數(shù)制
1.2.2　編碼
1.3　邏輯代數(shù)基礎
1.3.1　邏輯代數(shù)的三種基本運算
1.與運算
2.或運算
3.非運算
4.幾種常用的邏輯運算
1.3.2　邏輯代數(shù)的基本公式和常用公式
1.基本公式
2.常用公式
1.3.3　邏輯代數(shù)的基本規(guī)則
1.代入規(guī)則
2.對偶規(guī)則
3.對偶規(guī)則
1.4　邏輯函數(shù)的建立及其表示方法
1.5　邏輯函數(shù)的化簡
1.5.1　邏輯函數(shù)的最簡形式
1.5.2　邏輯函數(shù)的公式化簡法
1.并項法
2.吸收法
3.消去法
4.配項法
1.5.3　用卡諾圖化簡邏輯函數(shù)
　　　1.邏輯函數(shù)的最小項及其性質(zhì)
2.用卡諾圖表示邏輯函數(shù)
3.用卡諾圖化簡邏輯函數(shù)
1.6　具有無關項邏輯函數(shù)的化簡
習題
第2章　集成邏輯門電路
2.1　概述
2.2　TTL集成門電路
2.2.1　基本邏輯門電路
1.二極管與門電路
2.二極管或門電路
3.二極管非門電路
4.二極管－三極管門電路
2.2.2　TTL與非門的電路結構和工作原理
1.電路結構
2.工作原理
3.其它幾個系列與非門的主要區(qū)別
2.2.3　TTL與非門的靜態(tài)特性
1.電壓傳輸特性
2.TTL與非門的噪聲容限
3.輸入特性和輸出特性
4.門電路多余輸入端的處理
2.2.4　TTL與非門的動態(tài)特性
1.傳輸延遲時間
2.電源的動態(tài)尖峰電流
2.2.5　集電極開路門和三態(tài)門
1.集電極開路門
2.三態(tài)輸出門
2.3　CMOS反相器
2.3.1　電路結構及工作原理
2.3.2　CMOS反相器的傳輸特性
1.CMOS反相器的電壓傳輸特性
2.CMOS反相器的電流傳輸特性
3.CMOS反相器的功耗
2.3.3　CMOS與非門及或非門
1.CMOS與非門
2.CMOS或非門
2.3.4　CMOS傳輸門和雙向模擬開關
2.3.5　CMOS漏極開路門及三態(tài)門
1.CMOS漏極開路門（門）
2.CMOS三態(tài)門
習題
第3章　組合邏輯電路
3.1　概述
3.2　組合邏輯電路的分析
3.2.1　分析組合邏輯電路的一般步驟
3.2.2　幾種常用組合邏輯電路的分析
1.加法器的分析
2.數(shù)據(jù)選擇器的分析
3.多路分配器的分析
3.3　組合邏輯電路的設計
3.3.1　概述
3.3.2　組合邏輯電路的設計方法
3.4　用小規(guī)模集成電路實現(xiàn)組合邏輯設計
3.4.1　組合邏輯電路設計的一般步驟
3.4.2　一般組合邏輯電路的設計舉例
3.4.3　編碼器的設計
1.概述
2.8線-3編碼器的設計
3.二-十進制（10線-4線）優(yōu)先編碼器的設計
3.4.4　譯碼器設計
1.概述
2.二進制譯碼器設計
3.二-十進制譯碼器的設計
4.七段顯示譯碼器的設計
3.4.5　數(shù)值比較器的設計
1.1位比較器的設計
2.多位比較器的設計
3.4.6　組合邏輯電路中的競爭和冒險
1.競爭、冒險產(chǎn)生的原因
2.邏輯冒險的產(chǎn)生及其消除方法
3.功能冒險的產(chǎn)生及其抑制措施
3.5　用MSI實現(xiàn)組合邏輯電路的設計
3.5.1　概述
3.5.2　用數(shù)據(jù)選擇器實現(xiàn)多種組合邏輯功能
1.用數(shù)據(jù)選擇器實現(xiàn)邏輯函數(shù)
2.用雙4選1數(shù)據(jù)選擇器構成1位全加器
3.用數(shù)據(jù)選擇器構成等值數(shù)碼比較器
3.5.3　用譯碼器實現(xiàn)多種組合邏輯功能
1.用譯碼器實現(xiàn)邏輯函數(shù)
2.用譯碼器組成1位全加器
3.用二進制譯碼器做各種BCD碼譯碼器
3.5.4　用全加器實現(xiàn)多種組合邏輯功能
……
第4章　集成觸發(fā)器
第5章　時序邏輯電路
第6章　大規(guī)模集成電路
第7章　A/D與D/A轉(zhuǎn)換器
第8章　脈沖波形的產(chǎn)生與整形
習題
參考文獻