集成電路

定　價(jià)：￥22.00

作　者：	（日）廣瀨全孝編著；彭軍譯
出版社：	科學(xué)出版社
叢編項(xiàng)：	OHM大學(xué)理工系列
標(biāo)　簽：	集成電路

購(gòu)買(mǎi)這本書(shū)可以去

ISBN：	9787030108890	出版時(shí)間：	2003-01-01	包裝：	平裝
開(kāi)本：	24cm	頁(yè)數(shù)：	161	字?jǐn)?shù)：

內(nèi)容簡(jiǎn)介

　　《集成電路》是“OHM大學(xué)理工系列”之一。書(shū)中通俗易懂地介紹了支撐未來(lái)信息社會(huì)的集成電路技術(shù)。《集成電路》共六章。內(nèi)容包括器件的工作原理、基本電路的設(shè)計(jì)、LSI的制造技術(shù)，以及為了實(shí)現(xiàn)LSI的計(jì)算機(jī)輔助設(shè)計(jì)（CAD）技術(shù)和計(jì)算機(jī)系統(tǒng)與中央處理器的結(jié)構(gòu)與功能等。《集成電路》可作為系統(tǒng)學(xué)習(xí)集成電路技術(shù)的大學(xué)本科生就研究生的參考教材，亦可供相關(guān)專(zhuān)業(yè)領(lǐng)域的技術(shù)人員參考。

作者簡(jiǎn)介

暫缺《集成電路》作者簡(jiǎn)介

圖書(shū)目錄

第1章集成電路基礎(chǔ)
1.1 半導(dǎo)體集成電路與信息處理
1.2 半導(dǎo)體與能量間隙
1.3 n型、p型半導(dǎo)體與費(fèi)米能級(jí)
1.4 pn結(jié)與能帶
1.5 MOS結(jié)構(gòu)中耗盡層的形成
1.6 MOS存儲(chǔ)器
1.7 MOS邏輯電路
練習(xí)題
第2章 MOS器件的工作與微細(xì)化
2.1 MOS晶體管的工作特性
2.1.1 硅氧化膜與硅界面系統(tǒng)中的可動(dòng)電荷與固定電荷
2.1.2 MOS晶體管的結(jié)構(gòu)與工作特性
2.1.3 MOS晶體管的結(jié)構(gòu)及其引起的各種現(xiàn)象與面臨的課題
2.2 MOS晶體管的工作模型與器件模擬
2.2.1 MOS晶體管工作的基本模型
2.2.2 MOS晶體管的結(jié)構(gòu)設(shè)計(jì)與器件模擬
2.2.3 器件模擬的課題
2.3 微細(xì)化的目的與設(shè)計(jì)指導(dǎo)思想，等比例縮小規(guī)則的出發(fā)點(diǎn)與現(xiàn)實(shí)
2.3.1 MOS晶體管微細(xì)化的目的與設(shè)計(jì)指導(dǎo)思想
2.3.2 等比例縮小規(guī)則的出發(fā)點(diǎn)與發(fā)展過(guò)程
2.3.3 等比例縮小的限度與現(xiàn)代器件設(shè)計(jì)
2.4 半導(dǎo)體存儲(chǔ)器結(jié)構(gòu)的歷史與末來(lái)
2.4.1 存儲(chǔ)器的結(jié)構(gòu)與歷史
2.4.2 信息積蓄電容與高介電常數(shù)薄膜，強(qiáng)電介質(zhì)薄膜
練習(xí)題
第3章基本電路與版圖設(shè)計(jì)
3.1 CMOS反相電路
3.1.1 CMOS反相器的結(jié)構(gòu)
3.1.2 直流傳輸特性
3.1.3 CMOS的特性
3.2 傳輸門(mén)(TG)
3.3 CMOS邏輯電路舉例
3.3.1 雙輸入與非門(mén)NAND
3.3.2 雙輸入與或門(mén)NOR
3.3.3 復(fù)合門(mén)
3.3.4 雙輸入XOR(EXOR)門(mén)(異或邏輯)
3.3.5 觸發(fā)器與鎖存器
3.4 存儲(chǔ)器集成電路
3.4.1 存儲(chǔ)器的結(jié)構(gòu)及種類(lèi)
3.4.2 動(dòng)態(tài)存儲(chǔ)器(DRAM)
3.4.3 靜態(tài)存儲(chǔ)器(SRAM)
3.4.4 掩模ROM
3.4.5 EPROM(Electrically Programmable ROM)
3.4.6 EEPROM(Electrically Erasab1e and Programmable ROM)
3.4.7 快閃只讀存儲(chǔ)器
3.5 版圖設(shè)計(jì)
3.5.1 設(shè)計(jì)規(guī)則
3.5.2 LSI版圖設(shè)計(jì)方法
練習(xí)題
第4章 LSI制造技術(shù)
4.1 基本工藝與工藝流程
4.1.1 基本工藝
4.1.2 工藝流程
4.1.3 工藝一體化
4.2 器件隔離
4.2.1 LOCOS隔離與開(kāi)槽隔離
4.2.2 共他隔離技術(shù)
4.3 襯底與阱技術(shù)
4.3.1 CMOS工藝與阱的形成
4.3.2 可靠性與阱技術(shù)
4.3.3 外延襯底與SOI襯底
4.4 柵與源、漏結(jié)的形成
4.4.1 柵工藝
4.4.2 源、漏結(jié)的形成
4.4.3 漏極技術(shù)
4.5 接觸的形成與多層布線
4.5.1 接觸的形成
4.5.2 金屬化系統(tǒng)
4.5.3 多層布線工藝與平坦化技術(shù)
4.6 雙極工藝與BiCMOS工藝
4.6.1 雙極工藝
4.6.2 BiCMOS工藝
練習(xí)題
第5章 LSI設(shè)計(jì)與CAD
5.1 LSI開(kāi)發(fā)與CAD
5.1.1 LSI設(shè)計(jì)流程
5.1.2 ASIC設(shè)計(jì)的方法
5.1.3 模擬器
5.2 功能設(shè)計(jì)、邏輯設(shè)計(jì)
5.2.1 系統(tǒng)設(shè)計(jì)與功能設(shè)計(jì)
5.2.2 邏輯設(shè)計(jì)
5.2.3 邏輯模擬器
5.2.4 邏輯綜合
5.3 電路設(shè)計(jì)
5.3.1 CMOS反相器的輸入輸出特性
5.3.2 CMOS反相器的開(kāi)關(guān)特性
5.3.3 CMOS反相器的功耗
5.3.4 LSI的信號(hào)傳輸延遲時(shí)間
5.3.5 電路模擬器
5.4 設(shè)計(jì)驗(yàn)證
5.4.1 LSI的故障與檢驗(yàn)
5.4.2 測(cè)試簡(jiǎn)易化設(shè)計(jì)
練習(xí)題
第6章中央處理器的基本結(jié)構(gòu)與工作原理
6.1 計(jì)算機(jī)系統(tǒng)概要
6.2 中央處理器的結(jié)構(gòu)與功能
6.2.1 數(shù)值數(shù)據(jù)的表示
6.2.2 指令系統(tǒng)
6.2.3 中央處理器的結(jié)構(gòu)
6.2.4 中央處理器的工作
6.3 中央處理器的性能
6.3.1 性能的評(píng)價(jià)
6.3.2 改善性能的手段
練習(xí)題
練習(xí)題簡(jiǎn)答
參考文獻(xiàn)