集成電路導(dǎo)論

第1章 緒論
1. 1 什么是集成電路和微電子學(xué)
1. 2 集成電路的誕生
l. 3 集成電路的發(fā)展
1. 3. l 應(yīng)用的驅(qū)動
1. 3. 2 集成度的提高
1. 3. 3 摩爾定律
1. 3. 4 專用集成電路和專用標(biāo)準(zhǔn)產(chǎn)品
1. 3. 5 集成電路分類
1. 4 集成電路的未來
1. 5 微電子技術(shù)與其他學(xué)科相結(jié)合
第2章 半導(dǎo)體基本特性與晶體管工作原理
2. l 半導(dǎo)體的特性
2. 1. 1 什么是半導(dǎo)體
2. 1. 2 能級與能帶
2. 1. 3 電子與空穴
2. 1. 4 N型半導(dǎo)體和P型半導(dǎo)體
2. 2 PN結(jié)
2. 2. 1 平衡狀態(tài)下的PN結(jié)
2. 2. 2 正向狀態(tài)下的PN結(jié)
2. 2. 3 反向狀態(tài)下的PN結(jié)
2. 2. 4 PN結(jié)電容（空間電荷區(qū)電容）
2. 3 二極管
2. 3. l 二極管的電流與電壓特性
2. 3. 2 二極管工作時管內(nèi)少數(shù)載流子的分布情況
2. 3. 3 擴(kuò)散電容
2. 4 雙極型晶體管
2. 4. l 雙極型晶體管的基本結(jié)構(gòu)
2. 4. 2 共基極接地方式
2. 4. 3 共發(fā)射極接地方式
2. 4. 4 三極管的簡化大信號模型
2. 4. 5 三極管的小信號放大效應(yīng)
2. 5 金屬一氧化物一半導(dǎo)體（MOS）場效應(yīng)晶體管
2. 5. 1 MOS場效應(yīng)晶體管的基本結(jié)構(gòu).
2. 5. 2 反型層的形成與閾值電壓
2. 5. 3 MOS管中的電流與電壓關(guān)系
2. 5. 4 襯底偏置調(diào)制效應(yīng)
2. 5. 5 MOS管的簡單模型
2. 5. 6 MOS管的幾種類型
第3章 集成電路中的器件結(jié)構(gòu)
3. l 電學(xué)隔離的必要性和方法
3. 2 二極管的結(jié)構(gòu)
3. 3 雙極型晶體管的結(jié)構(gòu)
3. 4 MOS場效應(yīng)晶體管的結(jié)構(gòu)
3. 4. l 場氧化層的作用
3. 4. 2 CMOS電路的結(jié)構(gòu)
3. 5 電阻的結(jié)構(gòu)
3. 6 電容的結(jié)構(gòu)
3. 7 接觸孔. 通孔和互連線
第4章 集成電路芯片制造技術(shù)
4. 1 工藝制造中的核心步驟
4. 2 窗口. 圖形的確定與掩模版的作用
4. 3 各主要工藝技術(shù)
4. 3. l 熱氧化
4. 3. 2 熱擴(kuò)散摻雜
4. 3. 3 快速熱處理
4. 3. 4 離子注入
4. 3. 5 化學(xué)氣相淀積
4. 3. 6 光刻
4. 3. 7 刻蝕
4. 3. 8 選擇性氧化
4. 3. 9 金屬化
4. 4 CMOS電路制造的主要工藝流程
4. 5 缺陷與成品率
第5章 基本的門電路
5. l 數(shù)字信號的特性
5. 2 電路的主要性能
5. 3 雙極型晶體管的開關(guān)特性
5. 4 飽和型與非飽和型雙極型數(shù)字集成電路
5. 5 晶體管-晶體管邏輯（TTL）門
5. 5. 1 TTL與非門
5. 5. 2 TTL或非門
5. 5. 3 TTL與或非門
5. 6 肖特基晶體管-晶體管邏輯門
5. 7 發(fā)射極耦合邏輯（ECL）門
5. 7. 1 雙極型差分放大電路
5. 7. 2 ECL或非門
5. 8 NMOS 門電路
5. 8. 1 NMOS反相器
5. 8. 2 NMOS與非門
5. 8. 3 NMOS或非門
5. 8. 4 NMOS通導(dǎo)管
5. 8. 5 NMOS觸發(fā)器
5. 9 CMOS門電路
5. 9. 1 CMOS反相器
5. 9. 2 CMOS與非門
5. 9. 3 CMOS或非門
5. 9. 4 CMOS與或非門及或與非門
5. 9. 5 CMOS三態(tài)反相門
5. 9. 6 CMOS多路開關(guān)
5. 9. 7 CMOS傳輸門
5. 9. 8 CMOS異或門
5. 9. 9 CMOS RS觸發(fā)器
5. 9. 10 CMOS D型鎖存器
5. 10 雙極型電路與MOS電路的比較
5. 11 BiCMOS電路
第6章 存儲器類集成電路
6. l 存儲器的功能和分類
6. 2 存儲器的容量
6. 3 存儲器的結(jié)構(gòu)
6. 4 只讀存儲器
6. 4. l 只讀存儲器的存儲單元
6. 4. 2 行譯碼器和緩沖器
6. 4. 3 列譯碼器和列選擇器
6. 4. 4 讀取時間
6. 5 不揮發(fā)性讀寫存儲器
6. 5. 1 可擦除型可編程讀寫存儲器（EPROM）
6. 5. 2 電可擦除型可編程讀寫存儲器（EEPROM或E2PROM）
6. S. 3 閃爍型電可擦除可編程讀寫存儲器（Flash EEPROM）
6. 6 隨機(jī)存取存儲器
6. 6. l 靜態(tài)隨機(jī)存取存儲器（SRAM）
6. 6. 2 動態(tài)隨機(jī)存取存儲器（DRAM）
第7章 微處理器
7. 1 微處理器的定義
7. 2 微型計(jì)算機(jī)與微處理器
7. 2. l 微型計(jì)算機(jī)的硬件框架
7. 2. 2 微型計(jì)算機(jī)的機(jī)器指令
7. 2. 3 微型計(jì)算機(jī)中的信息流
7. 3 微處理器的工作原理
7. 3. l 微處理器的硬件結(jié)構(gòu)
7. 3. 2 微處理器指令的類型. 格式和長度
7. 3. 3 微處理器指令的執(zhí)行過程
7. 4 微處理器中的各個模塊
7. 4. l 算術(shù)邏輯單元的加法器
7. 4. 2 寄存器. 寄存器堆和移位寄存器
7. 5 微控制器
第8章 專用集成電路和可編程集成電路
8. 1 專用集成電路的作用與特點(diǎn)
8. 2 門陣列集成電路
8. 2. 1 有通道門陣列
8. 2. 2 無通道門陣列（門海）
8. 3 標(biāo)準(zhǔn)單元集成電路
8. 4 多設(shè)計(jì)項(xiàng)目硅圓片方法
8. 5 可編程邏輯器件
8. 6 邏輯單元陣列
8. 7 門陣列. 標(biāo)準(zhǔn)單元與可編程集成電路的比較
第9章 設(shè)計(jì)流程和設(shè)計(jì)工具
9. l 設(shè)計(jì)要求
9. 2 層次化設(shè)計(jì)方法
g. 3 設(shè)計(jì)流程
9. 3. l 全定制設(shè)計(jì)流程
9. 3. 2 定制和半定制電路的設(shè)計(jì)流程
9. 4 版圖設(shè)計(jì)規(guī)則
9. 5 設(shè)計(jì)系統(tǒng)簡介
9. 6 常用的設(shè)計(jì)工具
9. 7 設(shè)計(jì)實(shí)例--交通路口信號燈控制器
第10章 集成電路的測試與封裝
10. l 集成電路測試
10. 1. l 設(shè)計(jì)錯誤測試
10. 1. 2 功能測試
10. 2 故障模型
10. 3 故障模擬與分析
10. 4 可測性設(shè)計(jì)
10. 5 集成電路的可靠性
10. 6 典型的測試和檢查過程
10. 7 封裝的作用
10. 8 封裝類型和封裝技術(shù)
10. 9 封裝時的熱設(shè)計(jì)
10. 10 如何選擇封裝形式
參考文獻(xiàn)