超大規(guī)模集成電路設(shè)計(jì)方法學(xué)導(dǎo)論：第二版

     目錄
   第1章 設(shè)計(jì)過程概述
    1.1集成電路設(shè)計(jì)方法和工具的變革
    1.2設(shè)計(jì)系統(tǒng)的結(jié)構(gòu)框架
    1.3“自頂向下”與“由底向上”設(shè)計(jì)步驟
    1.4典型的設(shè)計(jì)流程
    1.5深亞微米電路設(shè)計(jì)對(duì)設(shè)計(jì)流程的影響
    1.6ASIC及其分類
    1.7不同設(shè)計(jì)方法的特點(diǎn)
   第2章 各種設(shè)計(jì)方法
    2.1全定制設(shè)計(jì)方法
    2.2半定制設(shè)計(jì)方法
    2.2.1有通道門陣列法
    2.2.2門海法
    2.3定制設(shè)計(jì)方法
    2.3.1標(biāo)準(zhǔn)單元法
    2.3.2通用單元法
    2.4可編程邏輯器件設(shè)計(jì)方法
    2.4.1PLD的結(jié)構(gòu)與分類
    2.4.2PLD的符號(hào)
    2.4.3PAL
    2.4.4GAL
    2.4.5高密度PLD
    2.4.6在系統(tǒng)內(nèi)編程的PLD
    2.4.7設(shè)計(jì)流程
    2.5邏輯單元陣列設(shè)計(jì)方法
    2.5.1LCA的結(jié)構(gòu)與特點(diǎn)
    2.5.2可配置邏輯功能塊
    2.5.3輸入/輸出功能塊
    2.5.4可編程的內(nèi)部連線資源
    2.5.5配置用存儲(chǔ)器
    2.5.6設(shè)計(jì)流程
    2.5.7編程
   第3章 硬件描述語(yǔ)言VHDL
    3.1硬件描述語(yǔ)言的特點(diǎn)
    3.2VHDL中的設(shè)計(jì)實(shí)體
    3.2.1實(shí)體說明
    3.2.2實(shí)體構(gòu)造
    3.3VHDL中的對(duì)象和數(shù)據(jù)類型
    3.3.1數(shù)的類型和它的字面值
    3.3.2數(shù)據(jù)類型
    3.3.3對(duì)象的說明
    3.3.4VHDL中數(shù)的運(yùn)算
    3.4行為描述
    3.4.1對(duì)象的賦值
    3.4.2并發(fā)進(jìn)程
    3.4.3并行信號(hào)賦值語(yǔ)句
    3.4.4進(jìn)程語(yǔ)句
    3.4.5順序賦值語(yǔ)句
    3.4.6順序控制
    3.4.7斷言語(yǔ)句
    3.4.8子程序
    3.5結(jié)構(gòu)描述
    3.5.1元件和例元
    3.5.2規(guī)則結(jié)構(gòu)
    3.5.3參數(shù)化設(shè)計(jì)
    3.5.4結(jié)構(gòu)與行為混合描述
    3.6設(shè)計(jì)共享
    3.6.1程序包
    3.6.2庫(kù)
    3.6.3元件配置
   第4章 邏輯綜合
    4.1邏輯綜合的作用
    4.2邏輯函數(shù)與多維體表示
    4.2.1邏輯函數(shù)的真值表表示
    4.2.2三種輸入集合
    4.2.3邏輯多維空間
    4.2.4多維體與布爾表達(dá)式
    4.2.5邏輯函數(shù)的覆蓋
    4.3邏輯多維空間的基本運(yùn)算
    4.3.1包含與吸收
    4.3.2相交與交積
    4.3.3相容與星積
    4.3.4求補(bǔ)和銳積
    4.4組合邏輯的綜合
    4.4.1邏輯綜合的基本思路
    4.4.2質(zhì)蘊(yùn)涵體集合的獲得
    4.4.3覆蓋的最小化
   第5章 邏輯模擬
    5.1邏輯模擬的作用
    5.2邏輯模型
    5.2.1邏輯信號(hào)值
    5.2.2邏輯求值
    5.2.3基本邏輯元件
    5.2.4信號(hào)延遲
    5.2.5邏輯信號(hào)強(qiáng)度
    5.3邏輯模擬算法
    5.3.1編排級(jí)數(shù)法
    5.3.2事件驅(qū)動(dòng)法
    5.3.3邏輯模擬器內(nèi)部數(shù)據(jù)表格
   第6章 電路模擬
    6.1電路分析的作用
    6.2SPICE2的功能
    6.3SPICE2使用舉例
    6.4SPICE2的結(jié)構(gòu)
    6.5SPICE2的流程
    6.6動(dòng)態(tài)存儲(chǔ)與存放格式
    6.7建立電路方程
    6.8求解方法
    6.8.1線性電路的直流分析
    6.8.2非線性電路的直流分析
    6.8.3交流分析
    6.8.4瞬態(tài)分析
    6.8.5收斂問題
   第7章 SPICE中的器件模型
    7.1對(duì)器件模型的要求
    7.2二極管模型
    7.3雙極型晶體管模型
    7.4結(jié)型場(chǎng)效應(yīng)晶體管模型
    7.5MOS場(chǎng)效應(yīng)晶體管模型
    7.5.1MOS1模型
    7.5.2MOS2模型
    7.5.3MOS3模型
    7.5.4電容模型
    7.5.5小信號(hào)模型
    7.5.6串聯(lián)電阻的影響
    7.6BSIM短溝道MOS管模型
    7.6.1BSIM1模型
    7.6.2BSIM2模型
    7.6.3BSIM3模型
    7.7器件模型參數(shù)的提取
   第8章 器件模擬
    8.1器件模擬的作用
    8.2一維器件模擬
    8.3二維器件模擬
    8.4器件模擬程序應(yīng)用舉例
   第9章 工藝模擬
    9.1工藝模擬的作用
    9.2工藝模擬的求解方法
    9.3工藝模擬程序中的工藝模型
    9.4工藝模擬程序的應(yīng)用舉例
   第10章 計(jì)算機(jī)輔助版圖設(shè)計(jì)與驗(yàn)證
    10.1版圖的基本概念
    10.1.1版圖中的圖素與分層
    10.1.2版圖單元與版圖的層次化結(jié)構(gòu)
    10.1.3版圖上的注釋
    10.1.4版圖的工藝
    10.1.5版圖單元庫(kù)
    10.1.6版圖數(shù)據(jù)交換文件
    10.2版圖的交互編輯
    10.2.1基本的圖形操作
    10.2.2層次化的圖形操作
    10.2.3圖形編輯的環(huán)境設(shè)置
    10.3版圖驗(yàn)證
    10.3.1版圖的電學(xué)結(jié)構(gòu)
    10.3.2設(shè)計(jì)規(guī)則檢查
    10.3.3版圖的電學(xué)驗(yàn)證
    10.4掩膜生成
    參考文獻(xiàn)
   附錄Ⅰ 算法基礎(chǔ)
   附錄Ⅱ CIF格式