目 錄
緒 論
第一章 半導體二極管和三極管
1.1半導體基礎知識
1.1.1本征半導體
1.1.2N型半導體和P型半導體
1.1.3載流子的漂移運動和擴散運動
1.2PN結與晶體二級管
1.2.1PN結的形成
1.2.2PN結的接觸電位差
1.2.3PN結的單向導電特性
1.2.4二極管的伏安特性
1.2.5二級管的電阻和電容
1.2.6二極管的主要參數
1.2.7二極管作開關用時的等效電路
1.2.8二極管的開關特性
1.2.9穩(wěn)壓管
1.2.10發(fā)光二極管
1.3半導體三極管
1.3.1雙極型晶體管（BJT）
1.3.2場效應晶體管（FET）
習 題
第二章 數字邏輯基礎
2.1數制和編碼
2.1.1常用的計數體制
2.1.2二進制數和其他進制數之間的轉換
2.1.3常用編碼
2.2邏輯變量與邏輯函數
2.2.1邏輯變量
2.2.2高、低電平和正、負邏輯的規(guī)定
2.3基本邏輯運算與基本邏輯門
2.3.1邏輯“與”及“與”門
2.3.2邏輯“或”及“或”門
2.3.3邏輯“非”及“非”門
2.4復合邏輯運算及復合門
2.5邏輯代數的基本公式、規(guī)則和常用公式
2.5.1基本公式
2.5.2邏輯代數的三條規(guī)則
2.5.3常用公式
2.6邏輯函數的表示法
2.6.1真值表表示法
2.6.2表達式表示法
2.6.3邏輯圖表示法
2.6.4卡諾圖表示法
2.7邏輯函數化簡
2.7.1邏輯函數的代數化簡法
2.7.2邏輯函數的卡諾圖化簡法
2.8具有無關項的邏輯函數化簡
2.9混合邏輯及等效替代法
習 題
第三章 集成邏輯門
3.1TTL門電路
3.1.1TTL與非門
3.1.2其他功能TTL門電路
3.1.3集電極開路門和三態(tài)輸出門
3.2MOS門電路
3.2.1NMOS門
3.2.2CMOS門
3.2.3CMOS傳輸門與雙向模擬開關
3.3邏輯門多余輸入端的處理
3.4TTL門和CMOS門間的連接
3.4.1TTL門驅動CMOS門
3.4.2CMOS門驅動TTL門
習 題
第四章 組合邏輯電路
4.1組合邏輯電路的特點
4.2小規(guī)模集成電路構成的組合電路分析與設計
4.2.1分析方法
4.2.2設計方法
4.3常用組合邏輯電路
4.3.1編碼器
4.3.2譯碼器
4.3.3數據分配器
4.3.4數據選擇器
4.3.5數值比較器
4.3.6加法器
4.3.7算術邏輯單元
4.3.8奇偶校驗電路
4.4用中規(guī)模集成電路構成組合電路的設計
4.5組合邏輯電路的競爭冒險
4.5.1競爭冒險的產生
4.5.2競爭冒險的消除
習 題
第五章 觸發(fā)器
5.1基本RS觸發(fā)器
5.1.1與非門構成的基本RS觸發(fā)器
5.1.2或非門構成的基本RS觸發(fā)器
5.2同步觸發(fā)器
5.2.1同步RS觸發(fā)器
5.2.2同步D觸發(fā)器
5.2.3同步JK觸發(fā)器
5.2.4同步T觸發(fā)器
5.2.5同步T′觸發(fā)器
5.2.6同步觸發(fā)器存在的問題
5.3主從觸發(fā)器
5.3.1主從RS觸發(fā)器
5.3.2集成主從JK觸發(fā)器
5.4邊沿觸發(fā)器
5.4.1維持阻塞D觸發(fā)器
5.4.2負邊沿JK觸發(fā)器
5.4.3CMOS門構成的上升沿D觸發(fā)器
5.5觸發(fā)器邏輯功能的轉換
5.5.1JK觸發(fā)器轉換成其他功能觸發(fā)器
5.5.2D觸發(fā)器轉換成其他功能觸發(fā)器
5.6集成觸發(fā)器的主要參數
習 題
第六章 時序邏輯電路
6.1時序電路的特點
6.2時序電路邏輯功能表示法
6.2.1方程組表示法
6.2.2狀態(tài)轉換表表示法
6.2.3狀態(tài)轉換圖表示法
6.2.4時序圖表示法
6.3時序電路的分析方法
6.3.1同步時序電路的分析方法
6.3.2異步時序電路的分析方法
6.4寄存器
6.4.1數碼寄存器
6.4.2鎖存器
6.4.3移位寄存器
6.5計數器
6.5.1計數器的分類
6.5.2二進制計數器
6.5.3十進制計數器
6.5.4可逆計數器
6.5.5二—五—十進制異步計數器
6.5.6用中規(guī)模集成計數器構成任意進制計數器
6.5.7移位寄存器型計數器
6.6節(jié)拍脈沖發(fā)生器
6.7時序邏輯電路的設計方法
6.7.1用觸發(fā)器設計時序電路的方法
6.7.2用中規(guī)模集成電路設計時序電路
習 題
第七章 脈沖電路
7.1555定時器
7.2施密特觸發(fā)器
7.2.1施密特觸發(fā)器特性
7.2.2555定時器構成的施密特觸發(fā)器
7.2.3集成施密特觸發(fā)器
7.2.4施密特觸發(fā)器應用例
7.3多諧振蕩器
7.3.1555定時器構成的多揩振蕩器
7.3.2時鐘電路
7.4單穩(wěn)態(tài)觸發(fā)器
7.4.1單穩(wěn)態(tài)觸發(fā)器特性
7.4.2555定時器構成的單穩(wěn)態(tài)觸發(fā)器
7.4.3或非門構成的微分型單穩(wěn)態(tài)觸發(fā)器
7.4.4單穩(wěn)態(tài)觸發(fā)器的應用例
7.4.5集成單穩(wěn)態(tài)觸發(fā)器
習 題
第八章 半導體存儲器與可編程邏輯器件
8.1概述
8.2順序存取存儲器（SAM）
8.21SAM的結構及工作原理
8.2.2SAM中動態(tài)CMOS移位寄存單元
8.3隨機存取存儲器（RAM）
8.3.1RAM的存儲單元
8.3.2RAM的結構
8.3.3RAM的擴展
8.4固定只讀存儲器ROM
8.4.1固定ROM的結構
8.4.2用ROM實現邏輯函數
8.5可編程邏輯器件（PLD）
8.5.1PLD邏輯電路表示法
8.5.2PROM結構
8.5.3EPROM結構
8.5.4可編程邏輯陣列 （PLA）結構
8.5.5可編程陣列邏輯（PAL）的結構
8.5.6通用陣列邏輯（GAL）
習 題
第九章 數字系統(tǒng)的分析與設計
9.1數字系統(tǒng)概述
9.2簡易數字計算機分析
9.2.1簡易計算機的組成
9.2.2簡易計算機的工作原理
9.3寄存器傳送語言
9.3.1基本語句
9.3.2設計舉例
習 題
第十章 放大電路基礎
10.1基本放大單元電路
10.1.1共射基本放大電路
10.1.2分壓式偏置放大電路
10.1.3共集放大電路
10.2集成運算放大器
10.2.1集成運放的框圖
10.2.2多級放大電路
10.2.3差動放大電路
10.2.4功率放大電路
10.2.5集成運放的典型電路
10.2.6集成運放的主要技術參數
10.2.7集成運放理想化的條件
10.2.8集成運放發(fā)展簡介
10.3負反饋放大電路
10.3.1反饋放大器的基本概念
10.3.2負反饋放大器的四種連接方式
10.3.3負反饋放大器的一般關系式
10.3.4負反饋對放大器性能的影響
10.3.5深度負反饋條件下放大倍數的近似計算
10.4模擬運算電路
10.4.1比例運算電路
10.4.2加減運算電路
10.4.3積分和微分運算電路
10.5電壓比較器
10.5.1簡單電壓比較器
10.5.2具有滯回特性的比較器
10.5.3單片集成比較器介紹
10.6波形發(fā)生與變換電路
10.6.1正弦波振蕩電路
10.6.2方波發(fā)生器
習 題
第十一章 計算機電源
11.1交流電源
11.1.1交流穩(wěn)壓電源
11.1.2不停電電源（UPS）
11.2直流穩(wěn)壓電源
11.2.1串聯(lián)線性調整式直流穩(wěn)壓電源
11.2.2三端集成穩(wěn)壓器
11.2.3無工頻變壓器開關穩(wěn)壓電源
11.3IBM—PC/XT微機中的直流穩(wěn)壓電源
習 題
第十二章 數—模與?！獢缔D換
12.1數—模轉換器 （DAC）
12.1.1概述
12.1.2二進制權電阻DAC
12.1.3R—2R倒T型電阻網絡DAC
12.1.4DAC的主要技術指標
12.1.5集成DAC
12.2?！獢缔D換器 （ADC）
12.2.1概述
12.2.2并行比較ADC
12.2.3逐次逼近ADC
12.2.4雙積分ADC
12.2.5ADC的主要技術指標
12.2.6集成ADC
12.3選擇轉換器常識簡介
習 題
附錄 電路基礎
1電流的參考方向和電壓的參考極性
2電壓源和理想電壓源
3電流源和理想電流源
4電壓源和電流源的等效變換
5受控電源
6基爾霍夫定律
7支路電流法
8回路電流法
9疊加原理
10戴維南定理
11電路中各點電位的計算
12交流電路
13RC電路的充放電及其應用
習 題
鄂公網安備 42010302001612號 