匯編語言與微機原理教程

第1章 微型計算機概述
1.1 微型計算機的發(fā)展概況
1.1.1 微處理器和微型計算機的發(fā)展
1.1.2 80x86微處理器的性能與特點
1.2 微型機的特點與主要技術指標
1.2.1 微型機的特點
1.2.2 微型機的主要性能指標
1.2.3 微型計算機的應用
習題
第2章 微型計算機基礎
2.1 計算機中信息的表示和運算
2.1.1 進位計數(shù)制
2.1.2 進位計數(shù)制之間的數(shù)轉換
2.1.3 定點數(shù)和浮點數(shù)
2.1.4 原碼、反碼和補碼
2.1.5 BCD碼
2.1.6 字符和漢字的編碼
2.2 基本邏輯運算
2.2.1 “與”運算（AND）
2.2.2 “或”運算（OR）
2.2.3 “非”運算（NOT）
2.2.4 “異或”運算（XOR）
2.3 80×86微型計算機系統(tǒng)概述
2.3.1 微型計算機系統(tǒng)概述
2.3.2 8086/8088CPU功能結構
2.3.3 內部存儲器概述
習題
第3章 8086微型計算機機器語言指令
3.1 尋址方式
3.1.1 操作數(shù)的種類
3.1.2 8086／8088的尋址方式
3.2 指令系統(tǒng)
3.3 8086微型計算機的常用指令
3.3.1 數(shù)據(jù)傳送指令
3.3.2 算術運算指令
3.3.3 邏輯運算和移位指令
3.3.4 處理機控制指令
習題
第4章 匯編語言程序
4.1 匯編語言
4.1.1 定義
4.1.2 分類
4.1.3 宏匯編語言
4.2 80×86匯編語言語句
4.2.1 語句的種類
4.2.2 語句的格式
4.3 匯編語言數(shù)據(jù)
4.3.1 常量
4.3.2 變量
4.3.3 標號
4.3.3 表達式
4.4 匯編語言偽指令
4.4.1 變量定義和數(shù)據(jù)預置偽指令
4.4.2 符號定義偽指令
4.4.3 段定義偽指令
4.4.4 程序開始與結束偽指令
4.4.5 對準偽指令
4.4.6 其他偽指令
4.5 匯編語言源程序的結構
4.6 上機操作過程
4.6.1 軟件環(huán)境
4.6.2 源程序的匯編
4.6.3 裝配連接目的程序
4.6.4 程序的執(zhí)行與調試
習題
第5章 匯編語言程序設計
5.1 順序結構程序設計
5.2 分支結構程序設計
5.2.1 分支結構程序設計概述
5.2.2 轉移指令
5.2.3 分支結構程序設計
5.3 循環(huán)結構程序設計
5.3.1 循環(huán)結構程序設計概述
5.3.2 循環(huán)控制與串操作指令
5.3.3 循環(huán)程序設計
習題
第6章 子程序設計
6.1 子程序（過程）調用與返回指令
6.1.1 子程序調用指令CALL
6.1.2 子程序返回指令RET
6.2 子程序的設計方法
6.2.1 子程序的定義
6.2.2 子程序的調用和返回
6.2.3 寄存器的保存與恢復
6.3 子程序的參數(shù)傳遞
6.3.1 通過寄存器傳遞參數(shù)
6.3.2 用參數(shù)表傳遞參數(shù)
6.3.3 通過堆棧傳遞參數(shù)或參數(shù)地址
6.4 嵌套子程序
6.5 遞歸子程序
習題
第7章 高級匯編語言技術
7.1 宏匯編
7.1.1 宏的定義
7.1.2 宏調用和宏展開
7.1.3 宏定義和宏調用中的參數(shù)
7.1.4 宏定義中的標號和變量處理
7.1.5 取消宏定義偽指令PURGE
7.2 重復匯編
7.2.1 定重復匯編偽指令
7.2.2 不定重復偽指令
7.3 條件匯編
7.4 宏庫的使用
7.4.1 宏庫的建立
7.4.2 宏庫的使用
7.5 結構與記錄
7.5.1 結構
7.5.2 記錄
習題
第8章 80X86 CPU
8.1 8086/8088 CPU
8.1.1 8086／8088引腳信號
8.1.2 8086／8088操作和時序
8.2 80486CPU
8.2.1 80486功能結構
8.2.2 80486引腳信號
8.2.3 80486的工作方式
8.3 Pentium CPU
8.3.1 Pentium CPU概述
8.3.2 Pentium微處理器的基本組成
8.4 80486指令系統(tǒng)
8.4.1 增加的尋址方式
8.4.2 80486的數(shù)據(jù)類型
8.4.3 80486指令系統(tǒng)簡介
習題
第9章 半導體存儲器
9.1 概述
9.1.1 存儲器的分類
9.1.2 存儲器的主要性能指標
9.2 主存儲器及接口
9.2.1 主存儲器的基本組成
9.2.2 半導體存儲器的分類
9.2.3 存儲器與CPU的接口
9.3 高速緩存系統(tǒng)
9.3.1 高速緩存系統(tǒng)的結構
9.3.2 高速緩存數(shù)據(jù)的一致性
9.4 PC內存的分配和使用
9.4.1 PC內存空間分配
9.4.2 PC內存的使用
習題
第10章 輸入/輸出及中斷系統(tǒng)
10.1 I／O接口概述
10.1.1 I/O接口的概念
10.1.2 I/O接口的硬件分類
10.1.3 I/O接口的功能及結構
10.1.4 I/O接口的端口尋址
10.1.5 I/O控制方式
10.2 PC系列I／O端口布局
10.2.1 I/O瑞口尋址特點
10.2.2 I/O端口地址分配
10.3 中斷原理
10.3.1 80x86中斷的類型
10.3.2 中斷向量與中斷描述符表
10.3.3 中斷響應和中斷處理過程
10.3.4 中斷優(yōu)先級與嵌套
10.3.5 中斷源的識別和判優(yōu)
10.4 8259A中斷控制器
10.4.1 8259A中斷控制器的功能結構及外形
10.4.2 8259A的中斷工作過程
10.4.3 8259A中斷控制器的編程
10.5 中斷應用
10.5.1 DOS系統(tǒng)功能調用
10.5.2 ROM BIOS中斷調用
10.5.3 系統(tǒng)中斷調用及應用實例
10.6 8237DMA控制器
10.6.1 DMA控制器的一般結構
10.6.2 DMA8237控制器
10.6.3 8237A的編程和使用
習題
第11章 總線
11.1 概述
11.1.1 總線
11.1.2 總線標準
11.1.3 信息在總線上的傳送方式
11.1.4 總線仲裁
11.1.5 總線通信協(xié)議
11.1.6 總線的負載能力
11.2 系統(tǒng)總線和局部總線
11.2.1 ISA總線
11.2.2 EISA總線
11.2.3 VESA總線
11.2.4 PCI總線
11.3 外部通信總線
11.3.1 RS－232C串行通信總線
11.3.2 CENTRONIC打印機總線接口
11.3.3 通用串行總線USB（Universal Serial Bus）
11.3.4 硬盤驅動器接口電路
11.3.5 軟盤驅動器接口電路
習題
第12章 可編程接口芯片及應用
12.1 并行接口芯片8255A及應用
12.1.1 8255A的結構與引腳
12.1.2 8255A的工作方式
12.1.3 8255的應用舉例
12.2 定時／計數(shù)器接口芯片8253應用
12.2.1 8253的結構與引腳功能
12.2.2 8253的工作方式與初始化
12.2.3 計數(shù)器／計時器應用舉例
12.3 串行接口芯片8251A及應用
12.3.1 串行通信概述
12.3.2 可編程通信接口8251A（USARt）
習題
第13章 微機常規(guī)外設子系統(tǒng)
13.1 鍵盤
13.1.1 鍵盤的工作原理
13.1.2 鍵盤控制器
13.1.3 鍵盤中斷
13.2 視頻子系統(tǒng)
13.2.1 概述
13.2.2 視頻顯示原理
13.2.3 VGA顯示卡
13.2.4 字符和圖形程序設計
13.3 打印機
13.3.1 并行接口
13.3.2 打印字符的子程序
13.4 磁盤子系統(tǒng)
13.4.1 軟盤
13.4.2 硬盤
13.4.3 CD-ROM光盤
13.4.4 文件操作程序設計
習題
附錄A ASCII碼表
附錄B 8066/8088指令系統(tǒng)
附錄C 中斷向量地址表
附錄D BIOS功能調用
附錄E DOS功能調用
附錄F 調試程序DEBUG
附錄G 匯編錯誤信息
參考文獻