在系統(tǒng)可編程技術(shù)實(shí)踐教程

定　價(jià)：￥20.00

作　者：	陳賾，朱如琪編著
出版社：	科學(xué)出版社
叢編項(xiàng)：	高等院校選用教材
標(biāo)　簽：	可編程邏輯器件

購買這本書可以去

ISBN：	9787030093103	出版時(shí)間：	2001-01-01	包裝：	出版日期：2001-5-1 版次：1版1次
開本：	26cm	頁數(shù)：	216頁	字?jǐn)?shù)：

內(nèi)容簡(jiǎn)介

　　《在系統(tǒng)可編程技術(shù)實(shí)踐教程》較系統(tǒng)地介紹了在系統(tǒng)可編程邏輯器件及其應(yīng)用設(shè)計(jì)技術(shù)?！对谙到y(tǒng)可編程技術(shù)實(shí)踐教程》共分十章。第一、二章介紹了PLD器件和CPLD器件的結(jié)構(gòu)特點(diǎn)和原理。第三章介紹了ABELHDL語言的語法和使用。第四章介紹了ISP技術(shù)應(yīng)用設(shè)計(jì)軟件。第五章介紹了利用ISP技術(shù)的設(shè)計(jì)方法實(shí)現(xiàn)的5個(gè)數(shù)字電路的基礎(chǔ)實(shí)驗(yàn)。第六至八章小結(jié)了利用ISP技術(shù)進(jìn)行數(shù)字電路和數(shù)字系統(tǒng)設(shè)計(jì)的一些常用設(shè)計(jì)方法，然后介紹了ISP技術(shù)應(yīng)用的5個(gè)綜合實(shí)驗(yàn)，最后給出了10個(gè)難易程度不同的設(shè)計(jì)項(xiàng)目。第九章介紹了VHDL語言，并給出了大量實(shí)例。第十章結(jié)合VHDL語言應(yīng)用設(shè)計(jì)實(shí)例介紹了XIL，INX公司的“Foundation Series”和ALTERA公司的“MAX+PLUS”EDA設(shè)計(jì)軟件的使用方法，同時(shí)還給出了一些利用VHI）L語言設(shè)計(jì)應(yīng)用的實(shí)例。附錄中介紹了“現(xiàn)代EDA技術(shù)及網(wǎng)絡(luò)教學(xué)系統(tǒng)”、目前流行的幾個(gè)主要公司的CPLD／FPGA應(yīng)用的下載電路，以及常用的CPLD／FPGA芯片的引腳圖。《在系統(tǒng)可編程技術(shù)實(shí)踐教程》可作為高等院校電類、機(jī)電類或非電類專業(yè)的研究生、本科和?？粕鷮W(xué)習(xí)大規(guī)模可編程邏輯器件及其應(yīng)用的教材及實(shí)驗(yàn)指導(dǎo)書，也可作為電子系統(tǒng)設(shè)計(jì)工程技術(shù)人員學(xué)習(xí)EDA技術(shù)的參考書。

作者簡(jiǎn)介

暫缺《在系統(tǒng)可編程技術(shù)實(shí)踐教程》作者簡(jiǎn)介

圖書目錄

第一章可編程邏輯器件基礎(chǔ)
1.1 PLD器件及其分類
1.1.1 PLD器件
1.1.2 PLD的分類
1.2 可編程邏輯器件結(jié)構(gòu)簡(jiǎn)介
1.2.1 標(biāo)準(zhǔn)門單元、電路示意及PAL等效圖
1.2.2 可編程陣列邏輯的基本電路結(jié)構(gòu)
1.2.3 PAL的幾種輸出電路結(jié)構(gòu)和反饋形式
1.2.4 通用邏輯陣列的輸出邏輯宏單元
1.2.5 幾種常用的可編程邏輯器件
1.3 PLD編程初步
思考與練習(xí)題
第二章在系統(tǒng)可編程邏輯器件
2.1 低密度ISP-PLD
2.2 高密度ISP-PLD
2.3 ispLSI器件的編程
思考與練習(xí)題
第三章 ABEL-HDL語言
3.1 ABEL-HDL語言的基本語法
3.2 DIRECTIVES指示字
3.3 ABEL-HDL源文件基本結(jié)構(gòu)
3.4 ABEL-HDL設(shè)計(jì)舉例
思考與練習(xí)題
第四章 ISP技術(shù)應(yīng)用軟件
4.1 ISP synario設(shè)計(jì)軟件的基本概念和命令
4.1.1 ISP Synario軟件的常用命令
4.1.2 “Processes for Current Source"源過程窗口的處理
4.1.3 ISP Synario軟件的幾類主要窗口
4.1.4 電路原理圖編輯器各類主要菜單的功能
4.1.5 ISPSynario軟件的文件后綴及其含義
4.2 ISP synario軟件設(shè)計(jì)實(shí)踐
4.2.1 ISP Synariol軟件的安裝
4.2.2 ISPS ynario原理圖輸入設(shè)計(jì)
4.2.3 設(shè)計(jì)的編譯與仿真
4.2.4 ABEL語言和原理圖混合輸入
4.2.5 在系統(tǒng)編程的操作方法
4.3 故障與調(diào)試
思考與練習(xí)題
第五章數(shù)字電路基礎(chǔ)實(shí)驗(yàn)
5.1 交通控制燈監(jiān)視電路
5.2 碼變換器
5.3 計(jì)數(shù)器
5.4 雙向移位寄存器
5.5 環(huán)行計(jì)數(shù)器與扭環(huán)行計(jì)數(shù)器
思考與練習(xí)題
第六章 ISP技術(shù)應(yīng)用設(shè)計(jì)方法
6.1 ISP技術(shù)設(shè)計(jì)方法
6.2 ISP技術(shù)設(shè)計(jì)方法舉例
第七章 ISP技術(shù)應(yīng)用設(shè)計(jì)實(shí)例小
7.1 籃球30秒定時(shí)控制電路
7.2 汽車尾燈控制電路
7.3 數(shù)字密碼鎖電路
7.4 升降計(jì)數(shù)器和三角波／鋸齒波發(fā)生器
7.5 多功能數(shù)字電子鐘設(shè)計(jì)
第八章 ISP技術(shù)應(yīng)用設(shè)計(jì)項(xiàng)目
8.1 函數(shù)發(fā)生器
8.2 算術(shù)運(yùn)算電路
8.3 邏輯運(yùn)算電路
8.4 計(jì)數(shù)器
8.5 舞臺(tái)彩燈控制電路
8.6 可控步進(jìn)電機(jī)三相六拍步進(jìn)脈沖分配電路
8.7 七段數(shù)碼串入并出（帶鎖存）的時(shí)序邏輯電路
8.8 交通控制燈
8.9 順序控制器
8.10 頻率計(jì)
第九章 VHDL語言
9.1 VHDL語言的基本語法
9.1.1 VHDL語言的標(biāo)識(shí)符
9.1.2 VHDL語言的數(shù)據(jù)類型
9.1.3 VHDL語言的運(yùn)算操作符
9.2 VHDL語言的結(jié)構(gòu)小
9.3 VHDL語言最基本的描述方法
9.3.1 VHDL語言的順序語句
9.3.2 VHDL語言的并行語句
9.4 面向仿真與綜合的VHDL語言設(shè)計(jì)
9.4.1 仿真與綜合
9.4.2 組合電路設(shè)計(jì)
9.4.3 時(shí)序電路設(shè)計(jì)
9.4.4 有限狀態(tài)機(jī)設(shè)計(jì)
思考與練習(xí)題
第十章 VHDL設(shè)計(jì)實(shí)踐
10.1 ALTERA公司的“MAX+PLUS”EDA設(shè)計(jì)工具的使用方法
10.2 XILINX公司的“Foundation Series”EDA設(shè)計(jì)工具的使用方法
10.3 設(shè)計(jì)實(shí)例
10.3.1 交通控制燈故障監(jiān)視電路
10.3.2 4位二進(jìn)制碼轉(zhuǎn)換成2位BCD碼
10.3.3 8位二進(jìn)制同步可逆計(jì)數(shù)器
10.3.4 雙向移位寄存器
10.3.5 扭環(huán)形和環(huán)形計(jì)數(shù)器的設(shè)計(jì)
思考與練習(xí)題
附錄
F-1 現(xiàn)代EDA技術(shù)及網(wǎng)絡(luò)教學(xué)系統(tǒng)
1.ISP技術(shù)綜合實(shí)驗(yàn)系統(tǒng)的主要特點(diǎn)
2.ISP技術(shù)綜合實(shí)驗(yàn)系統(tǒng)的基本功能和資源配置
3.ISP技術(shù)綜合實(shí)驗(yàn)系統(tǒng)的使用特點(diǎn)
4.實(shí)時(shí)交互網(wǎng)絡(luò)教學(xué)系統(tǒng)的功能
F-2 幾家可編程邏輯器件生產(chǎn)商的下載電路
1.LATTICE公司的編程電纜，即下載電路圖
2.ALTERA公司的下載電纜，即下載電路圖
3.XILINX公司的下載電纜，即下載電路圖
F-3 常用可編程邏輯器件引腳圖
主要參考文獻(xiàn)