模擬 數(shù)字可編程器件與電路設(shè)計(jì)

第1章 現(xiàn)代電子系統(tǒng)的設(shè)計(jì)
1. 1 ISP技術(shù)
1. 1. 1 ISP技術(shù)
1. 1. 2 設(shè)計(jì)
1. 1. 3 制造
1. 1. 4 未來(lái)
1. 2 ISP器件
1. 3 開(kāi)發(fā)軟件
第2章 在系統(tǒng)數(shù)字可編程器件
2. 1 在系統(tǒng)數(shù)字可編程邏輯器件ispLSI系列
2. 1. 1 結(jié)構(gòu)
2. 1. 2 通用邏輯塊GLB Gereric Logic Block
2. 1. 3 布線區(qū)
2. 1. 4 I／O單元
2. 1. 5 時(shí)鐘分配網(wǎng)絡(luò)
2. 1. 6 宏塊結(jié)構(gòu)
2. 1. 7 ispLSI1032的技術(shù)參數(shù)
2. 2 ispMACH4A系列器件
2. 2. 1 ispMACH4A器件結(jié)構(gòu)
2. 2. 2 ispMACH4A器件的特點(diǎn)
2. 2. 3 技術(shù)指標(biāo)
2. 3 ispMACH4000系列
2. 3. 1 結(jié)構(gòu)
2. 3. 2 主要性能和應(yīng)用范圍
2. 4 現(xiàn)場(chǎng)可編程系統(tǒng)芯片F(xiàn)PSC
2. 4. 1 ORCR4結(jié)構(gòu)
2. 4. 2 存儲(chǔ)器模式
2. 4. 3 特殊功能塊
2. 4. 4 ORT8850 FPSC
2. 4. 5 FPSC器件與應(yīng)用
2. 5 無(wú)限可重構(gòu)可編程門陣列ispXPGA
2. 6 ispXPLD器件
2. 6. 1 器件結(jié)構(gòu)
2. 6. 2 多功能塊
2. 6. 3 用于板級(jí)運(yùn)作的系統(tǒng)輸入／輸出
2. 7 在系統(tǒng)可編程通用數(shù)字開(kāi)關(guān)ispGDS和互連器件ispGDX／V
2. 7. 1 通用數(shù)字開(kāi)關(guān)器件GDS
2. 7. 2 在系統(tǒng)數(shù)字互連器件ispGDX. ispGDXV
2. 8 編程接口和編程--ISP方式和JTAG方式
2. 8. 1 ISP方式
2. 8. 2 JTAG方式
2. 8. 3 下載
第3章 在系統(tǒng)可編程模擬器件ispPAC
3. 1 在系統(tǒng)可編程模擬器件的原理
3. 1. 1 PAC塊的傳遞函數(shù)
3. 1. 2 用二個(gè)PAC塊設(shè)計(jì)濾波器
3. 1. 3 PAC塊的特點(diǎn)
3. 1. 4 差分輸出差分輸入電器的優(yōu)越性
3. 2 各種在系統(tǒng)可編程模擬器件的結(jié)構(gòu)
3. 2. 1 ispPAC10
3. 2. 2 ispPAC20
3. 2. 3 ispPAC80
3. 2. 4 ispPAC30
3. 2. 5 ispPAC81
3. 3 PAC的接口電路
3. 4 ispPAC的增益調(diào)整方法
3. 5 動(dòng)態(tài)可編程重構(gòu)技術(shù)
第4章 VHDL的基本結(jié)構(gòu)與語(yǔ)法
4. 1 VHDL的基本結(jié)構(gòu)
4. 1. 1 實(shí)體
4. 1. 2 結(jié)構(gòu)體
4. 1. 3 配置 Configrarion
4. 2 標(biāo)識(shí)符. 數(shù)據(jù)對(duì)象. 數(shù)據(jù)類型及屬性
4. 2. 1 標(biāo)識(shí)符
4. 2. 2 數(shù)據(jù)對(duì)象
4. 2. 3 數(shù)據(jù)類型
4. 2. 4 屬性
4. 2. 5 VHDL運(yùn)算符
4. 3 程序包和設(shè)計(jì)庫(kù)
4. 3. 1 程序包
4. 3. 2 庫(kù)
4. 4 VHDL基本語(yǔ)句
4. 4. 1 并行語(yǔ)句
4. 4. 2 順序 Sequential 語(yǔ)句
4. 5 常用電路的VHDL描述
第5章 ispLEVER軟件的使用
5. 1 ispLEVER編程軟件
5. 1. 1 ispLEVER簡(jiǎn)介
5. 1. 2 ispLEVER軟件環(huán)境
5. 2 原理圖輸入方式
5. 2. 1 原理圖輸入方式
5. 2. 2 設(shè)計(jì)的編輯與仿真
5. 3 VHDL語(yǔ)言和原理圖混合輸入
5. 3. 1 啟動(dòng)ispLEVERSystem
5. 3. 2 建立頂層的原理圖
5. 3. 3 建立用VHDL語(yǔ)言編寫(xiě)的宏器件的邏輯符號(hào)
5. 3. 4 完成原理圖
5. 3. 5 編寫(xiě)宏模塊的VHDL源文件 底層設(shè)計(jì)
5. 3. 6 編譯VHDL
5. 3. 7 仿真
5. 3. 8 層次化操作方法
5. 4 VHDL和Verilog語(yǔ)言的輸入方式
5. 4. 1 VHDL設(shè)計(jì)輸入
5. 4. 2 Verilog設(shè)計(jì)輸入的操作步驟
5. 5 可編程器件引腳. 屬性及其他參數(shù)的設(shè)置
第6章 PACDesignet軟件的使用
6. 1 PACDesigner編程軟件概述
6. 2 設(shè)計(jì)輸入方法
6. 2. 1 建立設(shè)計(jì)文件
6. 2. 2 設(shè)計(jì)輸入方法
6. 3 電路性能仿真
6. 4 設(shè)計(jì)方案下載
6. 4. 1 硬件
6. 4. 2 下載
6. 5 其他功能
6. 5. 1 Tools RunMacro菜單--宏設(shè)計(jì)
6. 5. 2 File BrowseLibrary--庫(kù)使用
6. 6 ispPAC80器件的軟件設(shè)計(jì)方法
第7章 數(shù)字電子系統(tǒng)設(shè)計(jì)實(shí)例
7. 1 序列檢測(cè)器設(shè)計(jì)
7. 2 ALU設(shè)計(jì)
7. 3 總線仲裁電路的設(shè)計(jì)
7. 4 電子數(shù)字鬧鐘
7. 5 異步收發(fā)器
7. 6 用CPLD和單片機(jī)設(shè)計(jì)電子系統(tǒng)
7. 7 數(shù)據(jù)傳輸與I／O接口標(biāo)準(zhǔn)
第8章 模擬電子系統(tǒng)設(shè)計(jì)實(shí)例
8. 1 單片電路設(shè)計(jì)
8. 1. 1 過(guò)電壓監(jiān)控器
8. 1. 2 動(dòng)態(tài)性能可變的有源濾波器
8. 1. 3 用ispPAC30組成溫度監(jiān)控電路
8. 2 小信號(hào)測(cè)量系統(tǒng)
8. 2. 1 硬件框圖
8. 2. 2 軟件
8. 2. 3 調(diào)試
第9章 在系統(tǒng)可編程模擬器件實(shí)驗(yàn)系統(tǒng)
9. 1 智能化通用實(shí)驗(yàn)系統(tǒng)的基本結(jié)構(gòu)
9. 1. 1 模擬可編輯模塊
9. 1. 2 可編程下載電路
9. 1. 3 直流信號(hào)輸入?yún)^(qū)
9. 1. 4 交流信號(hào)輸入?yún)^(qū)
9. 1. 5 電壓信號(hào)監(jiān)視區(qū)
9. 1. 6 單片機(jī)控制電路
9. 2 實(shí)驗(yàn)系統(tǒng)操作與步驟
9. 2. 1 系統(tǒng)操作步驟
9. 2. 2 實(shí)驗(yàn)舉例
附錄
附錄一 宏庫(kù)
附錄二 各種器件的下載電路
附錄三 主要器件引腳圖
附錄四 縮略語(yǔ)詞匯表
參考文獻(xiàn)