網(wǎng)絡(luò)處理器原理、設(shè)計(jì)與應(yīng)用

定　價(jià)：￥49.00

作　者：	石晶林，程勝，孫江明編著
出版社：	清華大學(xué)出版社
叢編項(xiàng)：
標(biāo)　簽：	網(wǎng)絡(luò)傳輸設(shè)備

購買這本書可以去

ISBN：	9787302073536	出版時(shí)間：	2003-12-01	包裝：	膠版紙
開本：	25cm	頁數(shù)：	524	字?jǐn)?shù)：

內(nèi)容簡介

　　網(wǎng)絡(luò)處理器的一個(gè)主要優(yōu)點(diǎn)是具備穩(wěn)定的因素。通信行業(yè)中穩(wěn)定的因素似乎不多，涉？胺槳傅鬧貧?、葝{傘⒆鈧氈徊贍傻姆椒矯婷娑家詼唐諛諭瓿傘＠紓佑鏌?、数据日娎w芑袢〉淖畬蠹壑等【鲇赒oS過程的建立。當(dāng)然，Qos參數(shù)并不能很快地完全確定。網(wǎng)絡(luò)處理器（NP）是為網(wǎng)絡(luò)應(yīng)用領(lǐng)域設(shè)計(jì)的專用指令處理器，同時(shí)又是一塊軟件可編程的芯片。作為新興的網(wǎng)絡(luò)技術(shù)，它正處于高速發(fā)展時(shí)期。本書分為兩個(gè)部分，第一部分介紹網(wǎng)絡(luò)處理器的設(shè)計(jì)原理及標(biāo)準(zhǔn)規(guī)范。首先介紹NP的發(fā)展歷史；然后簡介通用網(wǎng)絡(luò)標(biāo)準(zhǔn)及其應(yīng)用，并給出其關(guān)鍵特征；接下來，對IP分組處理的技術(shù)要求及現(xiàn)有的解決方案進(jìn)行說明；再下來介紹網(wǎng)絡(luò)處理器的核心功能模塊；最后介紹網(wǎng)絡(luò)處理器標(biāo)準(zhǔn)化組織的工作及已制定的標(biāo)準(zhǔn)——流接口應(yīng)用協(xié)議、協(xié)處理器部件接口標(biāo)準(zhǔn)LA-1以及網(wǎng)絡(luò)處理軟件程序接口協(xié)議，并對現(xiàn)有的網(wǎng)絡(luò)處理器及其特征進(jìn)行分析，對NP的發(fā)展趨勢做出預(yù)測。本書第二部分以IXP1200為核心。詳細(xì)介紹了主要的應(yīng)用。本書讀者對象為從事與網(wǎng)絡(luò)處理器有關(guān)產(chǎn)品的開發(fā)設(shè)計(jì)人員，高等學(xué)校信息專業(yè)的高年級本科生、研　

作者簡介

暫缺《網(wǎng)絡(luò)處理器原理、設(shè)計(jì)與應(yīng)用》作者簡介

圖書目錄

前言--為什么要使用網(wǎng)絡(luò)處理器
第一部分  網(wǎng)絡(luò)處理器設(shè)計(jì)原理及標(biāo)準(zhǔn)規(guī)范
第1章  引言
  1.1  什么是網(wǎng)絡(luò)處理器
  1.2  網(wǎng)絡(luò)處理器的發(fā)展及分類
第2章  網(wǎng)絡(luò)處理與網(wǎng)絡(luò)處理器
  2.1  OSI網(wǎng)絡(luò)分層
  2.2  協(xié)議處理
    2.2.1  ATM交換模式
    2.2.2  虛擬局域網(wǎng)VLAN
    2.2.3  多協(xié)議標(biāo)簽交換MPLS
    2.2.4  因特網(wǎng)協(xié)議版本4：IPv4
    2.2.5  因特網(wǎng)協(xié)議版本6：IPv6
    2.2.6  用戶數(shù)據(jù)報(bào)UDP
    2.2.7  傳輸控制協(xié)議TCP
  2.3  網(wǎng)關(guān)應(yīng)用
    2.3.1  無線網(wǎng)絡(luò)與有線網(wǎng)絡(luò)接口片的網(wǎng)關(guān)
    2.3.2  網(wǎng)絡(luò)地址翻譯NAT
    2.3.3  Web"交換機(jī)"
  2.4  網(wǎng)絡(luò)流量管理與QoS
    2.4.1  連接接納控制與業(yè)務(wù)整形
    2.4.2  QoS的實(shí)現(xiàn)
    2.4.3  IP網(wǎng)中實(shí)現(xiàn)QoS的兩種典型方案
  2.5  流量計(jì)費(fèi)
  2.6  其他需要考慮的應(yīng)用
第3章  IP分組處理
  3.1  TCP/IP網(wǎng)絡(luò)分層結(jié)構(gòu)
  3.2  IP分組處理流程
  3.3  IP分組處理的主要任務(wù)
    3.3.1  IP頭解析（header  parsing）
    3.3.2  IP分組分類與路由
    3.3.3  IP分組策略管理
    3.3.4  分組整形
    3.3.5  分組排隊(duì)
    3.3.6  鏈路調(diào)度
  3.4  IP分組傳輸?shù)腝oS實(shí)現(xiàn)
  3.5  IP分組處理--算法與結(jié)構(gòu)的折中
第4章  網(wǎng)絡(luò)處理器核心功能模塊
  4.1  模式匹配
  4.2  查尋
  4.3  計(jì)算
  4.4  數(shù)據(jù)操作
  4.5  排隊(duì)管理
  4.6  控制處理
  4.7  NP處理器核的總結(jié)
第5章  網(wǎng)絡(luò)處理器論壇
  5.1  網(wǎng)絡(luò)處理器論壇簡介
  5.2  網(wǎng)絡(luò)處理器論壇的組織構(gòu)成
    5.2.1  技術(shù)教育與市場推廣工作組
    5.2.2  硬件工作組
    5.2.3  軟件工作組
    5.2.4  性能測試評估任務(wù)組
第6章  NP設(shè)計(jì)參考標(biāo)準(zhǔn)：CSIX-L1
  6.1  CSIX-L1標(biāo)準(zhǔn)
  6.2  CSIX-L1體系結(jié)構(gòu)
  6.3  CSIX-L1功能描述
    6.3.1  單播操作
    6.3.2  組播操作
    6.3.3  CSIX-L1流量控制
  6.4  CSIX-L1物理應(yīng)用
  6.5  CSIX-L1  CF幀格式
  6.6  CSIX-L1的運(yùn)行與時(shí)序
    6.6.1  啟動
    6.6.2  數(shù)據(jù)發(fā)送
    6.6.3  CSIX-L1狀態(tài)機(jī)
    6.6.4  幀遷移時(shí)序（frame  transfer  timing）
  6.7  CSIX-L1時(shí)序AC特性
  6.8  CSIX-L1直流DC特性
  6.9  CSIX-L1對NP設(shè)計(jì)的要求
第7章  NP設(shè)計(jì)標(biāo)準(zhǔn)1：流接口應(yīng)用協(xié)議
  7.1  流接口應(yīng)用協(xié)議NPSI簡介
  7.2  NPSI流接口結(jié)構(gòu)
  7.3  NPSI基本特性
  7.4  NPSI接口信號
  7.5  NPE-NPE與NPE-Fabric接口公共功能
    7.5.1  公共數(shù)據(jù)通路操作
    7.5.2  公共流控通路操作
    7.5.3  同步丟失處理
  7.6  NPE-交換結(jié)構(gòu)模式
    7.6.1  數(shù)據(jù)通路的操作
    7.6.2  尋址方式
    7.6.3  單播尋址
    7.6.4  組播尋址
    7.6.5  流控實(shí)現(xiàn)
  7.7  NPE-NPE模式
    7.7.1  數(shù)據(jù)操作模式
    7.7.2  流控的實(shí)現(xiàn)
    7.7.3  啟動參數(shù)總結(jié)
  7.8  物理層
第8章  協(xié)處理部件接口標(biāo)準(zhǔn)LA-1
  8.1  LA-1接口概述
  8.2  LA-1端口操作概述
  8.3  LA-1端口時(shí)序規(guī)范
  8.4  LA-1邏輯接口
第9章  網(wǎng)絡(luò)處理器軟件程序接口協(xié)議
  9.1  API軟件框架結(jié)構(gòu)協(xié)議簡介
  9.2  API軟件框架結(jié)構(gòu)模型
  9.3  服務(wù)API
  9.4  操作API
  9.5  功能API
  9.6  小結(jié)
第10章  網(wǎng)絡(luò)處理器測評技術(shù)與規(guī)范
  10.1  NPF的測評規(guī)范組
  10.2  網(wǎng)絡(luò)處理器測評體系
    10.2.1  網(wǎng)絡(luò)處理器的測評
    10.2.2  網(wǎng)絡(luò)處理器的任務(wù)和度量指標(biāo)
    10.2.3  測評規(guī)范的要求
    10.2.4  系統(tǒng)測試配置
    10.2.5  測試集
  10.3  NPF的交換矩陣測評規(guī)范
    10.3.1  交換矩陣測評規(guī)范概述
    10.3.2  交換矩陣的性能測評指標(biāo)體系
  10.4  交換矩陣測評流量模型
    10.4.1  CF幀和數(shù)據(jù)包
    10.4.2  包長分布
    10.4.3  數(shù)據(jù)包到達(dá)過程
    10.4.4  數(shù)據(jù)包目的地址分布
    10.4.5  組播流量與QoS流量
  10.5  IPv4轉(zhuǎn)發(fā)應(yīng)用級測試實(shí)現(xiàn)協(xié)議
    10.5.1  術(shù)語
    10.5.2  測試配置
    10.5.3  基準(zhǔn)測試
第11章  現(xiàn)有網(wǎng)絡(luò)處理器設(shè)計(jì)方案介紹
  11.1  FPP、RSP、ASI
  11.2  Au1000
  11.3  nP7XXX
  11.4  MSP5000
  11.5  SB-1250
  11.6  PXF/Toaster  2
  11.7  MTAP
  11.8  CNP810SP
  11.9  VISC
  11.10  MXT4400
  11.11  NP-1
  11.12  PowerNP
  11.13  IXP1200
  11.14  NetVortex&NVP
  11.15  C-5  DCP
  11.16  PRISM  IQ2000
  11.17  Xelerated  Packet  Devices公司（X40&T40)
  11.18  現(xiàn)有網(wǎng)絡(luò)處理器特點(diǎn)分析
    11.18.1  NP的并行處理分析
    11.18.2  專用處理部件比較分析
    11.18.3  NP延遲的隱藏
    11.18.4  NP的可編程性
第12章  網(wǎng)絡(luò)處理器設(shè)計(jì)方案選擇分析
  12.1  NP的結(jié)構(gòu)特性及其工作原理
  12.2  網(wǎng)絡(luò)處理器NP的發(fā)展態(tài)勢
  12.3  NP設(shè)計(jì)難點(diǎn)分析
  12.4  設(shè)計(jì)NP需要解決的問題
第13章  NP發(fā)展展望
  13.1  應(yīng)用
  13.2  結(jié)構(gòu)
    13.2.1  并行處理
    13.2.2  協(xié)處理器
    13.2.3  通信結(jié)構(gòu)
  13.3  映射應(yīng)用到結(jié)構(gòu)
  13.4  總結(jié)
第二部分  Intel  IXP1200網(wǎng)絡(luò)處理器
第14章  IXP1200體系結(jié)構(gòu)概述
  14.1  IXP1200體系結(jié)構(gòu)
    14.1.1  IXP1200概述
    14.1.2  IXP1200體系結(jié)構(gòu)
    14.1.3  IXP1200功能模塊
    14.1.4  IXP1200體系結(jié)構(gòu)特點(diǎn)
  14.2  StrongARM處理器概述
    14.2.1  ARM處理器和ARM處理器系列
    14.2.2  StrongARM
  14.3  微引擎
    14.3.1  概述
    14.3.2  微引擎模塊
    14.3.3  微引擎指令集
    14.3.4  執(zhí)行流水線
    14.3.5  執(zhí)行狀態(tài)
    14.3.6  微引擎編程
    14.3.7  微引擎寄存器
    14.3.8  邏輯運(yùn)算單元ALU和移拉器Shifter
    14.3.9  進(jìn)程切換
    14.3.10  微引擎和其他功能單元的接口
    14.3.11  處理器間通信
  14.4  PCI單元
    14.4.1  硬件描述
    14.4.2  PCI操作
    14.4.3  PCI總線地址空間
  14.5  FBI單元
    14.5.1  FBI結(jié)構(gòu)
    14.5.2  Push/Pull引擎接口
    14.5.3  Scratchpad存儲器
    14.5.4  Hash單元
    14.5.5  FBI控制和狀態(tài)寄存器  CSR
    14.5.6  IX部線接口
  14.6  SDRAM單元
    14.6.1  SDRAM單元概述
    14.6.2  SDRAM接口
    14.6.3  微牙擎SDRAM傳輸
    14.6.4  PCI  SDRAM傳輸
    14.6.5  StrongARM核SDRAM傳輸
    14.6.6  SDRAM與IX總線的接口
  14.7  SRAM單元
    14.7.1  SSRAM地址空間
    14.7.2  BootROM地址空間
    14.7.3  SlowPort地址空間
    14.7.4  高級SRAM  Commands
    14.7.5  SRAM地址映射
  14.8  IXP1200系統(tǒng)設(shè)計(jì)與調(diào)試
    14.8.1  IXP1200系統(tǒng)設(shè)計(jì)概述
    14.8.2  IXP1200接口設(shè)計(jì)
    14.8.3  IXP1200系統(tǒng)調(diào)試
第15章  IXP1200程序設(shè)計(jì)與開發(fā)平臺
  15.1  StrongARM核上的程序開發(fā)簡介
  15.2  IXP1200微引擎程序開發(fā)
    15.2.1  微引擎指令系統(tǒng)
    15.2.2  微引擎程序設(shè)計(jì)
    15.2.3  微引擎程序開發(fā)平臺Developer  Workbench
    15.2.4  "Hello  World"編程實(shí)例
    15.2.5  小結(jié)
第16章  Intel  IXP1200網(wǎng)絡(luò)處理器的應(yīng)用
  16.1  網(wǎng)絡(luò)整體解決方案
    16.1.1  IXP1200應(yīng)用的網(wǎng)絡(luò)層次
    16.1.2  IXP120應(yīng)用的網(wǎng)絡(luò)范圍
  16.2  應(yīng)用舉例
    16.2.1  無線網(wǎng)絡(luò)控制器
    16.2.2  媒介網(wǎng)關(guān)MG
    16.2.3  區(qū)分服務(wù)路由器
    16.2.4  面向應(yīng)用的可編程交換
第17章  基于IXP1200的IP路由器設(shè)計(jì)
  17.1  概述
  17.2  系統(tǒng)分析與設(shè)計(jì)
    17.2.1  系統(tǒng)結(jié)構(gòu)
    17.2.2  系統(tǒng)硬件設(shè)計(jì)
    17.2.3  系統(tǒng)軟件設(shè)計(jì)
  17.3  實(shí)現(xiàn)
    17.3.1  橋表管理模塊
    17.3.2  路由表管理模塊
    17.3.3  PETH  driver
    17.3.4  數(shù)據(jù)轉(zhuǎn)發(fā)模塊
第18章  基于IXP1200的MPLS路由器設(shè)計(jì)
  18.1  MPLS概述
  18.2  系統(tǒng)分析與設(shè)計(jì)
    18.2.1  系統(tǒng)結(jié)構(gòu)
    18.2.2  系統(tǒng)硬件設(shè)計(jì)
    18.2.3  系統(tǒng)軟件設(shè)計(jì)
  18.3  BCNL-MPLS路由器的實(shí)現(xiàn)
    18.3.1  標(biāo)簽分發(fā)模塊
    18.3.2  轉(zhuǎn)發(fā)表管理模塊
    18.3.3  數(shù)據(jù)轉(zhuǎn)發(fā)模塊
第19章  基于IXP1200的安全路由器設(shè)計(jì)
  19.1  背景
  19.2  系統(tǒng)構(gòu)成
  19.3  各個(gè)模塊的具體功能和設(shè)計(jì)
    19.3.1  控制平面各功能模塊
    19.3.2  數(shù)據(jù)平面各功能模塊
    19.3.3  通信模塊（CM）
附錄A  網(wǎng)絡(luò)處理器總結(jié)
附錄B  "應(yīng)用/結(jié)構(gòu)"映射表
附錄C  網(wǎng)絡(luò)處理器Web參考站點(diǎn)
附錄D  縮略語
參考文獻(xiàn)