電子技術(shù)及應(yīng)用（數(shù)字部分）

0 緒論
1 邏輯門電路
1.1 基本邏輯門
1.1.1 “與”邏輯門
1.1.2 “或”邏輯門
1.1.3 “非”邏輯門
1.2 復(fù)合邏輯門
1.3 TTL門
1.3.1 1vrL“與非”門
1.3.2 其他類型的1vrL邏輯門
1.3.3 TTL門電路使用注意事項(xiàng)
1.4 CMOS門
1.4.1 常用集成cM0s門電路
1.4.2 CMOS門電路使用注意事項(xiàng)
本章小結(jié)
知識(shí)能力測(cè)驗(yàn)
實(shí)驗(yàn)技能訓(xùn)練
課題A集成邏輯門功能驗(yàn)證
課題B用OC門實(shí)現(xiàn)“線與
2 數(shù)字邏輯基礎(chǔ)
2.1 數(shù)制與編碼
2.1.1 數(shù)制
2.1.2 編碼
2.2 邏輯函數(shù)的概念及表示方法
2.2.1 邏輯函數(shù)的概念
2.2.2 邏輯函數(shù)的表示方法
2.3 邏輯代數(shù)的基本定律及規(guī)則
2.3.1 邏輯代數(shù)的基本定律
2.3.2 邏輯代數(shù)的基本規(guī)則
2.4 邏輯函數(shù)的標(biāo)準(zhǔn)表達(dá)式
2.4.1 最小項(xiàng)和最大項(xiàng)
2.4.2 邏輯函數(shù)的最小項(xiàng)表達(dá)式
2.5 邏輯函數(shù)的化簡(jiǎn)
2.5.1 公式法化簡(jiǎn)
2.5.2 卡諾圖化簡(jiǎn)
本章小結(jié)
知識(shí)能力測(cè)驗(yàn)2
實(shí)驗(yàn)技能訓(xùn)練2
課題A用邏輯門實(shí)現(xiàn)邏輯函數(shù)
課題B簡(jiǎn)單搶答器邏輯功能的實(shí)現(xiàn)
3 組合邏輯電路
3.1 組合邏輯電路的分析和設(shè)計(jì)方法
3.1.1 組合邏輯電路的分析方法
3.1.2 組合邏輯電路的設(shè)計(jì)方法
3.2 加法器
3.2.1 半加器
3.2.2 全加器
3.3 數(shù)值比較器
3.3.1 1位數(shù)值比較器
3.3.2 4位數(shù)值比較器
3.4 編碼器
3.4.1 進(jìn)制編碼器
3.4.2 十進(jìn)制編碼器
3.4.3 優(yōu)先編碼器
3.5 譯碼器
3.5.1 進(jìn)制譯碼器
3.5.2 BCD譯碼器
3.5.3 顯示譯碼器
3.6.數(shù)據(jù)選擇器和數(shù)據(jù)分配器
3.6.1 數(shù)據(jù)選擇器
3.6.2 數(shù)據(jù)分配器
3.7 組合邏輯電路中的競(jìng)爭(zhēng)一冒險(xiǎn)
3.7.1 競(jìng)爭(zhēng)與冒險(xiǎn)的概念及其產(chǎn)生的原因
3.7.2 競(jìng)爭(zhēng)一冒險(xiǎn)的判斷方法
3.7.3 消除冒險(xiǎn)的方法
本章小結(jié)
知識(shí)能力測(cè)驗(yàn)3
實(shí)驗(yàn)技能訓(xùn)練3
課題A組合邏輯電路的應(yīng)用與測(cè)試
課題B編／譯碼及數(shù)碼顯示電路的實(shí)現(xiàn)
4 集成觸發(fā)器
4.1 基本RS觸發(fā)器
4.1.1 基本RS觸發(fā)器的電路組成
4.1.2 基本RS觸發(fā)器的邏輯功能
4.1.3 集成基本RS觸發(fā)器
4.2 同步觸發(fā)器
4.2.1 同步RS觸發(fā)器
4.2.2 同步D觸發(fā)器，
4.2.3 同步觸發(fā)器的空翻現(xiàn)象
4.3 主從JK觸發(fā)器
4.3.1 主從JK觸發(fā)器的電路組成和邏輯符號(hào)
4.3.2 主從JK觸發(fā)器的邏輯功能
4.3.3 集成JK觸發(fā)器
4.4 維持阻塞D觸發(fā)器
4.4.1 維持阻塞D觸發(fā)器的組成
4.4.2 維持阻塞D觸發(fā)器的邏輯功能
4.4.3 集成D觸發(fā)器
本章小結(jié)
知識(shí)能力測(cè)驗(yàn)4
實(shí)驗(yàn)技能訓(xùn)練4
課題觸發(fā)器的功能測(cè)試與應(yīng)用
5 時(shí)序邏輯電路
5.1 概述
5.1.1 時(shí)序邏輯電路的概念及組成
5.1.2 時(shí)序邏輯電路的分類
5.2 同步時(shí)序邏輯電路分析
5.2.1 同步時(shí)序邏輯電路分析的任務(wù)和步驟
5.2.2 同步時(shí)序邏輯電路分析舉例
5.3 寄存器
5.3.1 數(shù)碼寄存器
5.3.2 移位寄存器
5.4 計(jì)數(shù)器
5.4.1 二進(jìn)制計(jì)數(shù)器
5.4.2 十進(jìn)制計(jì)數(shù)器
5.5 節(jié)拍發(fā)生器
5.5.1 移位型節(jié)拍發(fā)生器
5.5.2 計(jì)數(shù)型節(jié)拍發(fā)生器
5.6同步計(jì)數(shù)器設(shè)計(jì)
5.6.1 同步計(jì)數(shù)器設(shè)計(jì)的任務(wù)和步驟
5.6.2 同步計(jì)數(shù)器設(shè)計(jì)舉例
本章小結(jié)
知識(shí)能力測(cè)驗(yàn)5
實(shí)驗(yàn)技能訓(xùn)練5
課題A 移位寄存器及其應(yīng)用
課題B 計(jì)數(shù)器及其應(yīng)用
6 脈沖波形的產(chǎn)生與變換
6.1 脈沖信號(hào)與脈沖波形的參數(shù)
6.2 單穩(wěn)態(tài)觸發(fā)器
6.2.1 單穩(wěn)態(tài)觸發(fā)器的特點(diǎn)
6.2.2 單穩(wěn)態(tài)觸發(fā)器電路
6.2.3 集成單穩(wěn)態(tài)觸發(fā)器
6.3 施密特觸發(fā)器
6.3.1 施密特觸發(fā)器的特點(diǎn)
6.3.2 施密特觸發(fā)器電路
6.4 多諧振蕩器
6.4.1 環(huán)型振蕩器
6.4.2 石英晶體振蕩器
6.5 555定時(shí)器
6.5.1 555定時(shí)器的電路結(jié)構(gòu)及功能
6.5.2 555定時(shí)器的應(yīng)用
本章小結(jié)
知識(shí)能力測(cè)驗(yàn)6
實(shí)踐技能訓(xùn)練6
課題555定時(shí)器的應(yīng)用
7 D／A轉(zhuǎn)換器與A／D轉(zhuǎn)換器
7.1 D／A轉(zhuǎn)換器
7.1.1 D／A轉(zhuǎn)換器的基本概念及原理
7.1.2 倒T型電阻網(wǎng)絡(luò)D／A轉(zhuǎn)換器
7.1.3 D／A轉(zhuǎn)換器的主要技術(shù)指標(biāo)
7.1.4 集成D／A轉(zhuǎn)換器器件簡(jiǎn)介
7.2 A／D轉(zhuǎn)換器
7.2.1 A／D轉(zhuǎn)換器的基本概念
7.2.2 A／D轉(zhuǎn)換器的類型
7.2.3 A／D轉(zhuǎn)換器的主要技術(shù)指標(biāo)
7.2.4 集成A／D轉(zhuǎn)換器器件簡(jiǎn)介
本章小結(jié)
知識(shí)能力測(cè)驗(yàn)7
實(shí)驗(yàn)技能訓(xùn)練7
課題AD／A轉(zhuǎn)換器和A／D轉(zhuǎn)換器
課題B加法計(jì)數(shù)器D／A轉(zhuǎn)換顯示電路的實(shí)現(xiàn)
8 半導(dǎo)體存儲(chǔ)器與可編程邏輯器件
8.1 半導(dǎo)體存儲(chǔ)器
8.1.1 常見存儲(chǔ)器
8.1.2 ROM組成框圖
8.1.3 用ROM實(shí)現(xiàn)組合邏輯函數(shù)
8.2 可編程邏輯器件
8.2.1 可編程邏輯陣列（PLA）
8.2.2 通用邏輯陣列（GAI。）
本章小結(jié)
實(shí)驗(yàn)技能訓(xùn)練8
課題存儲(chǔ)器及其應(yīng)用
9 數(shù)字電路系統(tǒng)設(shè)計(jì)
9.1 多路可編程控制器的設(shè)計(jì)與制作
9.1.1 電路設(shè)計(jì)
9.1.2 電路制作與測(cè)試
9.2 數(shù)字頻率計(jì)的設(shè)計(jì)與制作
9.2.1 電路設(shè)計(jì)
9.2.2 頻率計(jì)的制作與調(diào)試
9.3 數(shù)字電路系統(tǒng)的設(shè)計(jì)、安裝與調(diào)試
9.3.1 數(shù)字電路系統(tǒng)設(shè)計(jì)的一般方法
9.3.2 數(shù)字電路系統(tǒng)的安裝與調(diào)試
附錄A 半導(dǎo)體集成電路型號(hào)命名方法
附錄B 數(shù)字集成電路分類、參數(shù)規(guī)范值簡(jiǎn)介
附錄C 常用數(shù)字芯片引腳
附錄D 電子學(xué)仿真工作平臺(tái)（EWB）簡(jiǎn)介
參考文獻(xiàn)