計(jì)算機(jī)電路基礎(chǔ)

第1章半導(dǎo)體器件
1.1計(jì)算機(jī)電路概述
1.1.1半導(dǎo)體的基本知識(shí)
1.1.2PN結(jié)
1.2半導(dǎo)體二極管
1.2.1半導(dǎo)體二極管的結(jié)構(gòu)與類型
1.2.2半導(dǎo)體二極管的伏安特性
1.2.3半導(dǎo)體二極管的主要參數(shù)
1.2.4半導(dǎo)體二極管電路應(yīng)用舉例
1.2.5特殊二極管
1.3半導(dǎo)體三極管
1.3.1半導(dǎo)體三極管的基本結(jié)構(gòu)
1.3.2半導(dǎo)體三極管的連接方法
1.3.3半導(dǎo)體三極管的電流分配和放大作用
1.3.4半導(dǎo)體三極管的特性曲線
1.3.5半導(dǎo)體三極管的主要參數(shù)
1.4場(chǎng)效應(yīng)晶體管
1.4.1結(jié)型場(chǎng)效應(yīng)晶體管的結(jié)構(gòu)和工作原理
1.4,2結(jié)型場(chǎng)效應(yīng)晶體管的特性曲線
1.4.3結(jié)型場(chǎng)效應(yīng)晶體管的主要參數(shù)
1.4.4絕緣柵場(chǎng)效應(yīng)晶體管
1.5小結(jié)
1.6習(xí)題
第2章放大電路
2.1基本放大電路
2.1.1基本放大電路的組成
2.1.2共射極放大電路
2.1.3共集電極放大電路
2.1.4共基極放大電路
2.1.5場(chǎng)效應(yīng)晶體管放大電路
2.2多級(jí)放大電路
2.2.1多級(jí)放大電路的極間耦合方式
2.2.2多級(jí)放大電路的性能分析
2.3集成運(yùn)算放大器
2.3.1集成運(yùn)算放大器的結(jié)構(gòu)和特性
2.3.2集成運(yùn)算放大器的應(yīng)用
2.4小結(jié)
2.5習(xí)題
第3章直流穩(wěn)壓電路
3.1概述
3.2單相整流電路
3.2.1單相半波整流電路
3.2.2單相全波整流電路
3.2.3單相橋式整流電路
3.3基本濾波電路
3.3.1電容濾波電路
3.3.2RC濾波電路
3.3.3LC濾波電路
3.4穩(wěn)壓電路
3.4.1穩(wěn)壓電路的主要指標(biāo)
3.4.2并聯(lián)穩(wěn)壓電路
3.4.3串聯(lián)穩(wěn)壓電路
3.5集成穩(wěn)壓器和穩(wěn)壓電路
3.5.1集成穩(wěn)壓器
3.5.2開關(guān)穩(wěn)壓電路
3.6計(jì)算機(jī)電源
3.7小結(jié)
3.8習(xí)題
第4章數(shù)字邏輯基礎(chǔ)
4.1數(shù)制與碼制
4.1.1數(shù)制
4.1.2碼制
4.2邏輯代數(shù)基礎(chǔ)
4.2.1邏輯變量與邏輯函數(shù)
4.2.2真值表
4.2.3基本邏輯運(yùn)算
4.2.4邏輯運(yùn)算基本公式
4,3邏輯函數(shù)的化簡(jiǎn)方法
4.3.1公式化簡(jiǎn)法
4.3.2卡諾圖化簡(jiǎn)法
4,4小結(jié)
4.5習(xí)題
第5章邏輯門電路
5.1概述
5.2基本邏輯門電路
5.2.1與門
5.2.2或門
5.2.3非門
5.3TTL門電路
5.3.1TTL與非門
5.3.2其他功能的TTL門電路
5.3.3兩種特殊的TrL門電路
9.4MOS門電路
5.4.1NMOS反相器及邏輯門
5.4.2PMOS反相器及邏輯門
5.4.3CMOS反相器及邏輯門
5.5小結(jié)
5.6習(xí)題
第6章組合邏輯電路
6.1概述
6.2組合邏輯電路的分析和設(shè)計(jì)方法
6.2.1組合邏輯電路的分析
6.2.2組合邏輯電路的設(shè)計(jì)
6.3常用組合邏輯電路
6.3.1加法器
6.3.2數(shù)字比較器
6.3.3編碼器
6.3.4譯碼器
6.3.5數(shù)據(jù)選擇器
6.4用中規(guī)模集成電路設(shè)計(jì)組合邏輯電路
6.5小結(jié)
6.6習(xí)題
第7章觸發(fā)器
7.1觸發(fā)器的性質(zhì)與分類
7.1.1觸發(fā)器的基本性質(zhì)
7.1.2基本觸發(fā)器
7.1.3觸發(fā)器的分類
7.2同步式時(shí)鐘觸發(fā)器
7.2.1術(shù)語和符號(hào)
7.2.2SR觸發(fā)器
7.2.3D觸發(fā)器
7.2.4JK觸發(fā)器
7.2.5T觸發(fā)器
7.2.6T功能觸發(fā)器
7.2.7同步時(shí)鐘觸發(fā)器的缺陷
7.3時(shí)鐘觸發(fā)器的其他形式
7.3.1維持阻塞型觸發(fā)器
7.3.2邊沿JK觸發(fā)器
7.3.3主從觸發(fā)器
7.3.4觸發(fā)器的邏輯符號(hào)
7.3.5觸發(fā)器類型的轉(zhuǎn)換
7.4集成時(shí)鐘觸發(fā)器
7.4.1時(shí)鐘觸發(fā)器的直接置位和直接復(fù)位
7.4.27474雙D觸發(fā)器
7.4.374112雙JK觸發(fā)器
7.5小結(jié)
7.6習(xí)題
第8章時(shí)序邏輯電路
8.1概述
8.1.1時(shí)序電路
8.1.2描述時(shí)序電路的常用方法
8.2時(shí)序電路的分析
8.2.1時(shí)序電路分析的一般步驟
8.2.2同步時(shí)序電路分析舉例
8.2.3異步時(shí)序電路分析舉例
8.3時(shí)序電路的設(shè)計(jì)
8.3.1時(shí)序電路設(shè)計(jì)的原則和一般步驟
8.3.2時(shí)序電路設(shè)計(jì)舉例
8.4若干常用時(shí)序電路
8.4.1計(jì)數(shù)器
8.4.2寄存器和移位寄存器
8.5集成時(shí)序電路
8.5.1四位雙穩(wěn)態(tài)鎖存器7477
8.5.2帶公共時(shí)鐘和復(fù)位的六位寄存器74174
8.5.3同步集成計(jì)數(shù)器74161
8.5.4四位雙向通用移位寄存器74194
8.6小結(jié)
8.7習(xí)題
第9章脈沖信號(hào)的產(chǎn)生與變換
9.1多諧振蕩器
9.1.1用TTL門電路構(gòu)成的環(huán)型多諧振蕩器
9.1.2石英晶體多諧振蕩器
9.2單穩(wěn)態(tài)觸發(fā)器
9.2.1不可重觸發(fā)單穩(wěn)態(tài)觸發(fā)器74121
9.2.2可重觸發(fā)單穩(wěn)態(tài)觸發(fā)器74122
9.2.3單穩(wěn)態(tài)觸發(fā)器的應(yīng)用
9.3施密特觸發(fā)器
9.3.1施密特觸發(fā)器的特點(diǎn)
9.3.2施密特觸發(fā)器的應(yīng)用
9.4小結(jié)
9.5習(xí)題
第10章數(shù)模與模數(shù)轉(zhuǎn)換器
10.1概述
10.2D／A轉(zhuǎn)換器
10.3A／D轉(zhuǎn)換器
10.4小結(jié)
10.5習(xí)題
第11章可編程邏輯器件
11.1概述
11.2可編程邏輯器件
11.2.1可編程邏輯器件組成原理
11.2.2可編程邏輯器件的表示
11.2.3可編程器件的輸出結(jié)構(gòu)
11.2.4可編程陣列邏輯PAL
11.2.5通用可編程邏輯陣列GAL
11.2.6可編程器件應(yīng)用
11.3只讀存儲(chǔ)器
11.3.1ROM的工作原理
11.3.2只讀存儲(chǔ)器分類
11.3.3只讀存儲(chǔ)器的簡(jiǎn)單應(yīng)用
11.4隨機(jī)存取存儲(chǔ)器
11.4.1靜態(tài)隨機(jī)存儲(chǔ)器
11.4.2動(dòng)態(tài)隨機(jī)存儲(chǔ)器
11.5小結(jié)
11.6習(xí)題
附錄實(shí)驗(yàn)
實(shí)驗(yàn)1單管放大電路
實(shí)驗(yàn)2集成運(yùn)算放大器
實(shí)驗(yàn)3集成邏輯門的測(cè)試與應(yīng)用
實(shí)驗(yàn)4組合邏輯電路設(shè)計(jì)
實(shí)驗(yàn)5全加器.比較器綜合實(shí)驗(yàn)
實(shí)驗(yàn)6譯碼器與數(shù)據(jù)選擇器應(yīng)用
實(shí)驗(yàn)7集成觸發(fā)器應(yīng)用
實(shí)驗(yàn)8集成計(jì)數(shù)器
實(shí)驗(yàn)9集成移位寄存器
實(shí)驗(yàn)10計(jì)數(shù)器-譯碼器-顯示器
綜合實(shí)驗(yàn)