嵌入式系統(tǒng)原理、設(shè)計(jì)與應(yīng)用

第1章 嵌和式系統(tǒng)的概述
1.1 概述
1.2 嵌入式系統(tǒng)的概念
1.3 嵌入式系統(tǒng)及處理器的發(fā)展
1.3.1 嵌入式系統(tǒng)的發(fā)展
1.3.2 嵌入式處理器的發(fā)展
1.4 嵌入式系統(tǒng)的特點(diǎn)
1.5 嵌入式系統(tǒng)的組成
1.5.1 嵌入式處理器
1.5.2 存儲(chǔ)器
1.5.3 外設(shè)
1.6 嵌入式系統(tǒng)的種類(lèi)
1.7 嵌入式處理器與專(zhuān)用集成電路
1.8 嵌入式系統(tǒng)的調(diào)試方法
1.8.1 基于主板的調(diào)試
1.8.2 遠(yuǎn)程調(diào)試器與調(diào)試內(nèi)核
1.8.3 ROM仿真器
1.8.4 在線(xiàn)仿真ICE
1.8.5 BDM
1.8.6 JTAG
1.8.7 軟件仿真器
1.9 嵌入系統(tǒng)的應(yīng)用
1.9.1 消費(fèi)類(lèi)電子產(chǎn)品
1.9.2 辦公自動(dòng)化產(chǎn)品
1.9.3 控制系統(tǒng)與工業(yè)自動(dòng)化
1.9.4 生物醫(yī)學(xué)系統(tǒng)
1.9.5 現(xiàn)場(chǎng)儀器
1.9.6 網(wǎng)絡(luò)通信設(shè)備
1.9.7 電信設(shè)備
1.10 嵌入式系統(tǒng)的發(fā)展趨勢(shì)
1.10.1 硬件的發(fā)展
1.10.2 軟件的發(fā)展
1.10.3 系統(tǒng)的發(fā)展
1.11 本章小結(jié)
1.12 思考題
第2章 嵌入式系統(tǒng)開(kāi)發(fā)過(guò)程
2.1 概述
2.2 需求分析階段
2.2.1 分析用戶(hù)的需求
2.2.2 確定硬件和軟件
2.2.3 檢查需求分析的結(jié)果
2.2.4 確定項(xiàng)目的約束條件
2.2.5 概要設(shè)計(jì)
2.3 詳細(xì)設(shè)計(jì)階段
2.3.1 審查分析資料
2.3.2 體系結(jié)構(gòu)設(shè)計(jì)
2.3.3 硬件與軟件的劃分
2.3.4 體系結(jié)構(gòu)設(shè)計(jì)
2.3.5 硬件設(shè)計(jì)
2.3.6 軟件設(shè)計(jì)
2.3.7 檢查設(shè)計(jì)
2.3.8 嵌入式系統(tǒng)設(shè)計(jì)的自動(dòng)化
2.3.9 嵌入式系統(tǒng)設(shè)計(jì)工具的評(píng)估
2.3.10 硬件平臺(tái)
2.4 實(shí)現(xiàn)階段
2.4.1 選擇開(kāi)發(fā)平臺(tái)
2.4.2 軟件開(kāi)發(fā)過(guò)程
2.4.3 開(kāi)發(fā)階段的文檔樣例
2.5 測(cè)試階段
2.5.1 測(cè)試的原因
2.5.2 何時(shí)測(cè)試
2.5.3 測(cè)試內(nèi)容
2.5.4 何時(shí)停止測(cè)試
2.5.5 選擇測(cè)試實(shí)例
2.5.6 嵌入式系統(tǒng)的實(shí)時(shí)失敗模式
2.5.7 評(píng)估測(cè)試的覆蓋率
2.5.8 性能測(cè)試
2.5.9 維護(hù)和測(cè)試
2.6 本章小結(jié)
2.7 思考題
第3章 嵌入式處理器
3.1 概述
3.2 嵌入式系統(tǒng)硬件子系統(tǒng)的組成
3.2.1 嵌入式系統(tǒng)的方式
3.2.2 硬件子系統(tǒng)總體組成
3.2.3 嵌入式處理器子系統(tǒng)
3.2.4 嵌入式存儲(chǔ)器子系統(tǒng)
3.2.5 附屬電路和I/O子系統(tǒng)
3.2.6 調(diào)試子系統(tǒng)
3.2.7 如何選擇處理單元
3.3 嵌入式處理器的技術(shù)指標(biāo)
3.4 典型的嵌入式處理器
3.4.1 Microchip系列嵌入式控制器
3.4.2 Philips LPC嵌入式控制器系列
3.4.3 Motorola微控制器MC68HC08系列
3.4.4 MCS-51系列嵌入式控制器/處理器
3.4.5 Atmel公司的AVR系列微控制器
3.4.6 80C186系列16位嵌入式處理器
3.4.7 MC68HC12系列處理器
3.4.8 PowerPC系列31位嵌入式處理器
3.4.9 ColdFire系列32位嵌入式處理器
3.4.10 ARM系列
3.4.11 我國(guó)的嵌入式處理器
3.5 如何選擇嵌入式處理器
3.5.1 選擇處理器的總原則
3.5.2 選擇嵌式處理器的具體方法
3.6 嵌入式CPU子系統(tǒng)的設(shè)計(jì)方法
3.6.1 設(shè)計(jì)原則
3.6.2 基于微控制器的設(shè)計(jì)
3.6.3 基于微處理器的設(shè)計(jì)
3.7 本章小結(jié)
3.8 思考題
第4章 嵌入式系統(tǒng)的存儲(chǔ)器
4.1 概述
4.2 嵌入式系統(tǒng)存儲(chǔ)器的結(jié)構(gòu)和組織
4.2.1 存儲(chǔ)器的結(jié)構(gòu)
4.2.2 嵌入式系統(tǒng)存儲(chǔ)器子系統(tǒng)的結(jié)構(gòu)
4.3 存儲(chǔ)器的性能指標(biāo)
4.4 存儲(chǔ)器的工作時(shí)序
4.5 存儲(chǔ)器的分類(lèi)
4.6 隨機(jī)存儲(chǔ)器RAM
4.6.1 靜態(tài)RAM
4.6.2 動(dòng)態(tài)RAM
4.6.3 雙端口RAM
4.6.4 如何選擇RAM
4.7 只讀存儲(chǔ)器ROM
4.7.1 掩膜ROM
4.7.2 PROM
4.7.3 EPROM
4.7.4 EEPROM
4.7.5 Flash
4.7.6 只讀存儲(chǔ)器的編程
4.8 混合類(lèi)型存儲(chǔ)器
4.9 存儲(chǔ)器的測(cè)試
4.9.1 普通存儲(chǔ)器的問(wèn)題
4.9.2 電子線(xiàn)路的問(wèn)題
4.9.3 無(wú)存儲(chǔ)器的芯片
4.9.4 芯片的不正確插入
4.9.5 制定測(cè)試策略
4.10 驗(yàn)證只讀存儲(chǔ)器的內(nèi)容
4.10.1 校驗(yàn)和
4.10.2 循環(huán)冗余碼
4.11 系統(tǒng)配置數(shù)據(jù)存儲(chǔ)器
4.12 本章小結(jié)
4.13 思考題
第5章 嵌入式系統(tǒng)的I/O模塊
5.1 概述
5.2 復(fù)位電路
5.2.1 阻容復(fù)位電路
5.2.2 手動(dòng)復(fù)位電路
5.2.3 看門(mén)狗復(fù)位
5.2.4 專(zhuān)用復(fù)位電路
5.2.5 內(nèi)部復(fù)位電路
5.2.6 軟件復(fù)位
5.3 系統(tǒng)時(shí)鐘
5.3.1 RC時(shí)釧
5.3.2 石英晶體
5.3.3 石英振蕩器
5.3.4 鎖相倍頻時(shí)鐘
5.3.5 多時(shí)鐘源處理器的優(yōu)點(diǎn)
5.4 I/O模塊
5.4.1 I/O接口的基本結(jié)構(gòu)
5.4.2 I/O接口的信號(hào)及其作用
5.4.3 寄存器的映射方式
5.4.4 舉例：80186EB的I/O電路映射方式
5.5 嵌入式系統(tǒng)的譯碼器
5.5.1 譯碼器的作用和種類(lèi)
5.5.2 普通的譯碼器
5.5.3 可編程器件譯碼器
5.5.4 嵌入式處理器上的集成譯碼模塊
5.5.5 舉例：80186EB的通用譯碼器
5.6 定時(shí)器/計(jì)數(shù)器
5.6.1 定時(shí)器/計(jì)數(shù)器的功能
5.6.2 定時(shí)器/計(jì)數(shù)器的基本結(jié)構(gòu)
5.6.3 定時(shí)器/計(jì)數(shù)器的工作模式
5.6.4 舉例：80186EB定時(shí)器/計(jì)數(shù)器
5.7 SPI
5.7.1SPI的原理
5.7.2 SPI的數(shù)據(jù)流動(dòng)
5.7.3 SPI的功能
5.7.4 SPI的引腳
5.7.5 SPI寄存器
5.8 UART
5.8.1 串行接收機(jī)RxMachine
5.8.2 串行發(fā)送機(jī) TxMachine
5.8.3 RART基本特征
5.8.4 通信模式
5.8.5 UART的編程和使用
5.9 通用并行接口
5.9.1 通用并口的基本特點(diǎn)
5.9.2 I/O端口的編程結(jié)構(gòu)
5.9.3 通用并口的操作
5.10 其他I/O
5.11 本章小結(jié)
5.12 思考題
第6章 嵌入式軟件系統(tǒng)
6.1 概述
6.2 嵌入式軟件結(jié)構(gòu)和組成
6.2.1 嵌入式系統(tǒng)軟件的組成
6.2.2 初始化引導(dǎo)代碼
6.2.3 板級(jí)支持包
6.2.4 嵌入式操作系統(tǒng)
6.2.5 網(wǎng)絡(luò)協(xié)議棧
6.2.6 應(yīng)用軟件
6.2.7 圖形用戶(hù)接口UGI
6.3 監(jiān)控程序
6.4 BSP概念介紹
6.4.1 嵌入式操作系統(tǒng)動(dòng)行的必要條件
6.4.2 BSP的運(yùn)行流程
6.4.3 Nucleus Plus的BSP和初始化
6.4.4 VRTX的板級(jí)支持包和實(shí)始化
6.5 嵌入式軟件系統(tǒng)的設(shè)計(jì)方法
6.5.1 無(wú)操作系統(tǒng)的嵌入式系統(tǒng)設(shè)計(jì)
6.5.2 有操作系統(tǒng)的嵌入式系統(tǒng)設(shè)計(jì)
6.6 軟件移植
6.6.1 移植的必要性
6.6.2 裸機(jī)系統(tǒng)的軟件移植
6.6.3 有操作系統(tǒng)的軟件移值
6.6.4 應(yīng)用軟件的移植
6.6.5 可移植應(yīng)用軟件的設(shè)計(jì)原則
6.7 本章小結(jié)
6.8 思考題
第7章 嵌入式操作系統(tǒng)
7.1 概述
7.2 操作系統(tǒng)介紹
7.2.1 什么是操作系統(tǒng)
7.2.2 操作系統(tǒng)分類(lèi)
7.2.3 操作系統(tǒng)結(jié)構(gòu)
7.2.4 操作系統(tǒng)的功能組成
7.3 嵌入式RTOS的基本概念
7.4 RTOS的關(guān)鍵技術(shù)指標(biāo)
7.5 RTOS的基本術(shù)語(yǔ)
7.6 RTOS的要求
7.7 常用的嵌入式操作系統(tǒng)
7.7.1 Nucleus Plus
7.7.2 VxWorks
7.7.3 C/CO II
7.7.4 嵌入式Linux
7.7.5 QNX
7.7.6 U.S.Software
7.7.7 ThreadX
7.7.8 Windows CE
7.7.9 Hopen
7.8 利用嵌入式操作系統(tǒng)開(kāi)發(fā)應(yīng)用
7.8.1 初始化
7.8.2 任務(wù)控制
7.8.3 任務(wù)之間的通信
7.8.4 任務(wù)之間的同步
7.8.5 定時(shí)器
7.8.6 動(dòng)態(tài)存儲(chǔ)器
7.8.7 分區(qū)存儲(chǔ)器
7.9 如何選擇嵌入式操作系統(tǒng)
7.9.1 概述
7.9.2 選擇實(shí)時(shí)操作系統(tǒng)的依據(jù)
7.10 本章小結(jié)
7.11 思考題
第8章 嵌入式網(wǎng)絡(luò)與協(xié)議棧
8.1 概述
8.2 嵌入式網(wǎng)絡(luò)
8.2.1 分布式嵌入式系統(tǒng)
8.2.2 基于網(wǎng)絡(luò)的設(shè)計(jì)過(guò)程
8.2.3 幾種常用的網(wǎng)絡(luò)技術(shù)簡(jiǎn)介
8.3 最后100m-家庭網(wǎng)絡(luò)技術(shù)
8.3.1 HomePNA
8.3.2 HomePNA的簡(jiǎn)介
8.3.3 HomePNA的特點(diǎn)
8.3.4 HomePNA的原理
8.3.5 HomePNA的應(yīng)用范圍
8.4 工業(yè)網(wǎng)絡(luò)與現(xiàn)場(chǎng)總線(xiàn)
8.4.1 FF總線(xiàn)協(xié)議
8.4.2 HART協(xié)議
8.4.3 ProFibus協(xié)議
8.4.4 CAN協(xié)議
8.4.5 P-NET
8.4.6 Control Net
8.4.7 WORLDFIP
8.4.8 Device Net
8.5 嵌入式系統(tǒng)的聯(lián)網(wǎng)
8.5.1 選擇協(xié)議棧
8.5.2 選擇網(wǎng)絡(luò)技術(shù)
8.5.3 選擇現(xiàn)成的實(shí)現(xiàn)方案
8.5.4 使用標(biāo)準(zhǔn)的應(yīng)用協(xié)議
8.5.5 流行的網(wǎng)絡(luò)體系結(jié)構(gòu)
8.6 嵌入式Intenet
8.6.1 嵌入式Intenet概述
8.6.2 嵌入式Intenet的應(yīng)用
8.6.3 嵌入式Intenet的原理
8.6.4 嵌入式Intenet的接入方案舉例
8.6.5 嵌入式Intenet接入的趨勢(shì)
8.6.6 嵌入式Intenet開(kāi)發(fā)的工具舉例——EMIT開(kāi)發(fā)方法
8.6.7 嵌入式ICP/IP
8.7 藍(lán)牙技術(shù)
8.7.1 藍(lán)牙技術(shù)及特點(diǎn)
8.7.2 藍(lán)牙協(xié)議棧
8.7.3 藍(lán)牙應(yīng)用產(chǎn)品
8.8 I2C總線(xiàn)
8.8.1 物理層
8.8.2 電路接口
8.8.3 數(shù)據(jù)鏈路層
8.8.4 字節(jié)格式
8.8.5 總線(xiàn)屬性
8.8.6 應(yīng)用接口
8.9 本章小結(jié)
8.10 思考題
第9章 嵌入式軟件組件
9.1 概述
9.2 嵌入式系統(tǒng)模型
9.3 鍵盤(pán)
9.4 LED顯示器
9.4.1 模型
9.4.2 接口函數(shù)定義與使用
9.4.3 內(nèi)部結(jié)構(gòu)實(shí)現(xiàn)
9.5 LCD顯示器
9.5.1 模型
9.5.2 接口函數(shù)
9.5.3 模塊實(shí)現(xiàn)
9.6 日歷時(shí)鐘
9.6.1 概述
9.6.2 接口函數(shù)
9.6.3 模塊實(shí)現(xiàn)
9.7 模擬量輸入
9.7.1 模型
9.7.2 接口函數(shù)
9.7.3 讀取模數(shù)轉(zhuǎn)換的方法
9.7.4 模塊組件的可移植性考慮
9.8 模擬量輸出
9.8.1 模型
9.8.2 接口函數(shù)
9.8.3 模塊實(shí)現(xiàn)
9.9 數(shù)字量/開(kāi)關(guān)量輸入
9.9.1 模型
9.9.2 接口函數(shù)
9.10 異步串行通信UART
9.10.1 模型
9.10.2 模塊實(shí)現(xiàn)
9.10.3 接口函數(shù)
9.11 其他組件模塊
9.12 本章小結(jié)
9.13 思考題
第10章 案例分析
10.1 概述
10.2 PDA
10.2.1 PDA概述
10.2.2 PDA的硬件設(shè)計(jì)
10.2.3 BDA的軟件設(shè)計(jì)
10.3 GPS接收機(jī)
10.3.1 GPS概述
10.3.2 基于ARM7的GPS接收機(jī)的設(shè)計(jì)
10.3.3 接收機(jī)性能分析
10.4 水表智能抄表系統(tǒng)
10.4.1 水表智能抄表系統(tǒng)簡(jiǎn)介
10.4.2 基于32位機(jī)S3C44BOX的抄表手機(jī)的設(shè)計(jì)
10.5 防火墻
10.5.1 防火墻技術(shù)現(xiàn)狀
10.5.2 當(dāng)前國(guó)內(nèi)外硬件防火墻產(chǎn)品技術(shù)現(xiàn)狀
10.5.3 嵌入式防火墻的組成
10.6 信息家電
10.6.1 信息家電概述
10.6.2 信息家電的主要功能和特點(diǎn)
10.6.3 信息家電的分類(lèi)
10.6.4 信息家電的硬件平臺(tái)
10.6.5 信息家電的結(jié)構(gòu)
10.6.6 嵌入式Linux在信息家電上的優(yōu)勢(shì)
10.7 本章小結(jié)
10.8 思考題
第11章 嵌入式計(jì)算機(jī)的功耗問(wèn)題
11.1 概述
11.2 低功耗的優(yōu)點(diǎn)
11.2.1 電池驅(qū)動(dòng)的需要
11.2.2 安全的需要
11.2.3 解決電磁干擾
11.2.4 節(jié)能的需要
11.3 降低功耗的措施綜述
11.3.1 功耗產(chǎn)生的原因
11.3.2 與系統(tǒng)功耗有關(guān)的因素
11.3.3 降低功能耗的措施
11.4 元件工藝的低功耗
11.5 硬件系統(tǒng)的低功耗設(shè)計(jì)
11.5.1 選擇低功耗的器件
11.5.2 選用低功耗電路
11.5.3 單源、低電壓供電
11.5.4 分區(qū)供電降低功耗
11.5.5 利用I/O引腳為外圍器件供電
11.5.6 電源管理單元的設(shè)計(jì)
11.5.7 采用智能電源
11.5.8 片選信號(hào)的處理
11.5.9 有效利用I/O器件的待機(jī)方式
11.5.10 降低處理器的時(shí)種頻率
11.5.11 動(dòng)態(tài)改變CPU的時(shí)鐘
11.5.12 降低持續(xù)工作電流
11.5.13 低功耗系統(tǒng)設(shè)計(jì)舉例
11.6 軟件系統(tǒng)的低功耗設(shè)計(jì)
11.7 關(guān)于電池供電系統(tǒng)
11.8 本章小結(jié)
11.9 思考題
第12章 電磁兼容性問(wèn)題
12.1 概述
12.2 電磁兼容的基本概念
12.3 電磁兼容的基本術(shù)語(yǔ)
12.4 電磁兼容的基本原理
12.4.1 常見(jiàn)的電磁兼容性問(wèn)題
12.4.2 電磁環(huán)境特性
12.4.3 噪聲耦合路徑
12.4.4 PCB走線(xiàn)的天線(xiàn)效應(yīng)
12.4.5 系統(tǒng)電磁干擾產(chǎn)生的原因
12.5 考慮電磁兼容時(shí)元件的模型和特性
12.6 提高電磁兼容性的措施
12.6.1 消除地電位不均勻
12.6.2 接地散熱器的處理
12.6.3 時(shí)鐘源的電源濾波方法
12.6.4 集成電路的輻射考慮
12.6.5 電路和布局與布線(xiàn)
12.7 旁路和去耦
12.7.1 旁路和去耦概述
12.7.2 電源層和接地層的分布電容考慮
12.7.3 并聯(lián)電容器
12.7.4 去耦電容參數(shù)的計(jì)算
12.7.5 安裝
12.7.6 大電容的使用和選擇
12.7.7 組件內(nèi)電容概述
12.8 信號(hào)完整性與串?dāng)_
12.8.1 信號(hào)完整性要求
12.8.2 反射和衰減振蕩
12.8.3 計(jì)算電長(zhǎng)走線(xiàn)
12.8.4 串?dāng)_
12.9 PCB走線(xiàn)終端
12.9.1 傳輸線(xiàn)效果
12.9.2 終端匹配方法
12.10 接地
12.10.1 概述
12.10.2 接地模型
12.10.3 接地方法
12.10.4 消除接地環(huán)路
12.10.5 消除多點(diǎn)接地系統(tǒng)中的諧振現(xiàn)象
12.10.6 電路子卡與卡架之間的場(chǎng)耦合
12.10.7 I/O連接器的設(shè)計(jì)考慮
12.11 考慮電磁兼容性的其他措施
12.11.1 屏蔽
12.11.2 磁珠的使用
12.11.3 電源低通濾波器
12.11.4 其他EMC器件
12.12 控制噪聲的經(jīng)驗(yàn)小結(jié)
12.12.1 控制噪聲源
12.12.2 從傳輸路徑減小噪聲的耦合
12.12.3 在信號(hào)接收端減小噪聲的接收
12.13 本章小結(jié)
12.14 思考題
附錄 國(guó)外高校嵌入式系統(tǒng)課程的體系結(jié)構(gòu)舉例
參考文獻(xiàn)