計(jì)算機(jī)組成原理

第1章概述
1.1計(jì)算機(jī)系統(tǒng)的基本組成及其層次結(jié)構(gòu)
1.2計(jì)算機(jī)的體系結(jié)構(gòu).組成和實(shí)現(xiàn)
1.3計(jì)算機(jī)系統(tǒng)發(fā)展進(jìn)步與拓展應(yīng)用的進(jìn)程
本章小結(jié)
習(xí)題與思考題
第2章數(shù)字電路基礎(chǔ)和計(jì)算機(jī)中的邏輯部件
2.1數(shù)字電路基礎(chǔ)
2.1.1半導(dǎo)體材料和晶體二極管簡(jiǎn)介
2.1.2雙極型三極管的結(jié)構(gòu)及其伏安特性
2.1.3MOS管的結(jié)構(gòu)及其伏安特性
2.2基本邏輯門和布爾代數(shù)知識(shí)基礎(chǔ)
2.2.1最基本的邏輯門電路
2.2.2布爾代數(shù)知識(shí)基礎(chǔ)
2.3組合邏輯電路及其應(yīng)用
2.3.1基本邏輯門
2.3.2三態(tài)門電路
2.3.3數(shù)據(jù)選擇器
2.3.4譯碼器和編碼器
2.3.5組合邏輯電路應(yīng)用舉例
2.4時(shí)序邏輯電路及其應(yīng)用
2.4.1基本R-S觸發(fā)器
2.4.2D型觸發(fā)器與寄存器.計(jì)數(shù)器
2.4.3時(shí)序邏輯電路應(yīng)用舉例
2.5現(xiàn)場(chǎng)可編程器件及其應(yīng)用
2.5.1現(xiàn)場(chǎng)可編程器件概述
2.5.2通用可編程器件GAL20V8的內(nèi)部結(jié)構(gòu)及編程使用
2.5.3MACH器件的內(nèi)部結(jié)構(gòu)與編程使用
2.5.4FPGA器件及其在實(shí)現(xiàn)CPU功能中的應(yīng)用
2.6幾個(gè)專用功能器件和存儲(chǔ)器芯片的引腳圖
本章小結(jié)
習(xí)題與思考題
第3章數(shù)據(jù)表示.運(yùn)算和運(yùn)算器部件
3.1數(shù)字化信息編碼的概念和二進(jìn)制編碼知識(shí)
3.1.1數(shù)字化信息編碼的概念
3.1.2二進(jìn)制編碼和碼制轉(zhuǎn)換
3.1.3檢錯(cuò)糾錯(cuò)碼
3.2數(shù)據(jù)表示--常用的信息編碼
3.2.1邏輯類型數(shù)據(jù)的表示
3.2.2字符類型數(shù)據(jù)的表示
3.2.3數(shù)值類型數(shù)據(jù)的表示
3.3二進(jìn)制數(shù)值數(shù)據(jù)的編碼與運(yùn)算算法
3.3.1原碼.反碼.補(bǔ)碼的定義
3.3.2補(bǔ)碼加.減運(yùn)算規(guī)則和電路實(shí)現(xiàn)
3.3.3原碼一位乘法.除法的實(shí)現(xiàn)方案
3.3.4補(bǔ)碼一位乘法.除法和加速乘除法運(yùn)算的有關(guān)思路
3.4運(yùn)算器部件的組成與設(shè)計(jì)
3.4.1運(yùn)算器部件概述
3.4.2定點(diǎn)運(yùn)算器部件概述
3.4.3位片結(jié)構(gòu)的運(yùn)算器芯片Am2901
3.4.4TEC-2000教學(xué)計(jì)算機(jī)運(yùn)算器的設(shè)計(jì)與實(shí)現(xiàn)
3.5浮點(diǎn)運(yùn)算與浮點(diǎn)運(yùn)算器
3.5.1浮點(diǎn)數(shù)的運(yùn)算規(guī)則
3.5.2浮點(diǎn)運(yùn)算器舉例
本章小結(jié)
習(xí)題與思考題
第4章指令.指令系統(tǒng)和控制器部件
4.1指令格式和指令系統(tǒng)概述
4.1.1操作碼的組織與編碼
4.1.2操作數(shù)的個(gè)數(shù).來源.去向和地址安排
4.1.3指令的分類
4.2尋址方式概述與應(yīng)用實(shí)例
4.2.1基本尋址方式概述
4.2.2尋址方式應(yīng)用舉例
4.3指令系統(tǒng)和匯編語(yǔ)言程序設(shè)計(jì)舉例
4.3.1教學(xué)計(jì)算機(jī)的指令系統(tǒng)說明
4.3.2教學(xué)計(jì)算機(jī)的匯編程序設(shè)計(jì)舉例
4.3.3PentiumⅡ機(jī)的指令系統(tǒng)
4.3.4UltraSPARCⅡ機(jī)的指令系統(tǒng)
4.4控制器的功能.組成與指令執(zhí)行步驟
4.4.1控制器部件的功能.組成概述
4.4.2指令的執(zhí)行步驟概述
4.5微程序控制器部件
4.5.1微程序控制器的基本組成和工作原理
4.5.2微程序設(shè)計(jì)中下地址形成邏輯的硬件技術(shù)
4.5.3TEC-2000教學(xué)計(jì)算機(jī)微程序控制器的組成.設(shè)計(jì)與實(shí)現(xiàn)
4.5.4微程序控制器教學(xué)實(shí)驗(yàn)
4.6硬連線控制器部件
4.6.1硬連線控制器的組成和運(yùn)行原理簡(jiǎn)介
4.6.2TEC-2000教學(xué)計(jì)算機(jī)硬連線控制器的組成.設(shè)計(jì)與實(shí)現(xiàn)
4.6.3硬連線控制器教學(xué)實(shí)驗(yàn)
本章小結(jié)
習(xí)題與思考題
第5章多級(jí)結(jié)構(gòu)的存儲(chǔ)器系統(tǒng)
5.1三級(jí)結(jié)構(gòu)的存儲(chǔ)器系統(tǒng)概述
5.2主存儲(chǔ)器部件的組成與設(shè)計(jì)
5.2.1主存儲(chǔ)器概述
5.2.2動(dòng)態(tài)存儲(chǔ)器的記憶原理和讀寫過程
5.2.3靜態(tài)存儲(chǔ)器的存儲(chǔ)原理和內(nèi)部結(jié)構(gòu)
5.2.4提高主存儲(chǔ)器系統(tǒng)性能的可行途徑
5.2.5教學(xué)計(jì)算機(jī)內(nèi)存儲(chǔ)器實(shí)例
5.3外存儲(chǔ)器設(shè)備與磁盤陣列技術(shù)
5.3.1外存設(shè)備概述
5.3.2磁盤設(shè)備的組成與運(yùn)行原理
5.3.3磁帶機(jī)設(shè)備組成簡(jiǎn)介
5.3.4光盤設(shè)備的組成與運(yùn)行原理
5.3.5磁盤陣列技術(shù)與容錯(cuò)支持
5.4高速緩沖存儲(chǔ)器
5.4.1高速緩沖存儲(chǔ)器的運(yùn)行原理
5.4.2高速緩沖存儲(chǔ)器的3種映像方式
5.4.3高速緩沖存儲(chǔ)器實(shí)用中的幾個(gè)問題
5.5虛擬存儲(chǔ)器部件
5.5.1虛擬存儲(chǔ)器的概念
5.5.2段式存儲(chǔ)管理
5.5.3頁(yè)式存儲(chǔ)管理
本章小結(jié)
習(xí)題與思考題
第6章輸入輸出設(shè)備與輸入輸出系統(tǒng)
6.1輸入輸出設(shè)備概述
6.1.1輸入輸出設(shè)備
6.1.2點(diǎn)陣式設(shè)備運(yùn)行原理綜述
6.2顯示器設(shè)備的組成和運(yùn)行原理
6.2.1顯示器設(shè)備概述
6.2.2陰極射線管的組成和運(yùn)行原理
6.2.3CRT字符顯示器的組成和運(yùn)行原理
6.2.4CRT圖形顯示器
6.2.5計(jì)算機(jī)終端
6.2.6液晶顯示器的組成和運(yùn)行原理
6.3打印機(jī)設(shè)備的組成與運(yùn)行原理
6.3.1針式打印機(jī)的組成和打印過程
6.3.2噴墨打印機(jī)的組成和印字過程
6.3.3激光打印機(jī)的組成和印字過程
6.4計(jì)算機(jī)的輸入設(shè)備
6.4.1計(jì)算機(jī)鍵盤的組成和運(yùn)行原理
6.4.2鼠標(biāo)設(shè)備
6.5計(jì)算機(jī)輸入輸出系統(tǒng)概述
6.6計(jì)算機(jī)總線
6.6.1計(jì)算機(jī)總線概述
6.6.2計(jì)算機(jī)總線構(gòu)成
6.6.3總線仲裁和數(shù)據(jù)傳輸控制
6.6.4教學(xué)計(jì)算機(jī)的總線系統(tǒng)實(shí)例
6.7輸人輸出接口概述
6.7.1輸入輸出接口的基本功能
6.7.2通用可編程接口的一般組成
6.7.3串行接口實(shí)例
6.8常用的輸入輸出方式
6.8.1常用的輸入輸出方式概述
6.8.2中斷的概念和中斷處理過程
6.8.3DMA的概念和DMA處理過程
本章小結(jié)
習(xí)題與思考題
附錄ATEC-2000教學(xué)計(jì)算機(jī)的總體框圖與功能部件邏輯圖
附錄B新舊邏輯電路圖形符號(hào)對(duì)照表
附錄C國(guó)內(nèi)外電氣圖形符號(hào)對(duì)照表
參考文獻(xiàn)