數(shù)字邏輯電路

第1章  數(shù)字邏輯基礎(chǔ)                  
 1.1  數(shù)字電路概述                  
 1.1.1  數(shù)字信號(hào)和模擬信號(hào)                  
 1.1.2  數(shù)字技術(shù)和數(shù)字系統(tǒng)                  
 ※ 1.1.3  數(shù)字邏輯和邏輯代數(shù)                  
 ※ 1.2  數(shù)制與編碼                  
 1.2.1  二進(jìn)制數(shù)                  
 1.2.2  比特                  
 1.2.3  二進(jìn)制小數(shù)表示                  
 1.2.4  十六進(jìn)制數(shù)                  
 1.2.5  二—十進(jìn)制碼                  
 1.2.6  有符號(hào)的二進(jìn)制數(shù)                  
 1.3  數(shù)字器件和邏輯符號(hào)                  
 1.3.1  與門電路                  
 1.3.2  或門電路                  
 1.3.3  非門電路                  
 1.3.4  復(fù)合邏輯運(yùn)算及其邏輯門                  
 1.4  邏輯代數(shù)基礎(chǔ)                  
 1.4.1  邏輯函數(shù)                  
 1.4.2  邏輯代數(shù)的公式. 定理和規(guī)則                  
 1.4.3  邏輯函數(shù)的表達(dá)式                  
 1.4.4  邏輯函數(shù)的化簡(jiǎn)                  
 1.4.5  含隨意項(xiàng)的邏輯函數(shù)的化簡(jiǎn)                  
 本章小結(jié)                  
 思考題和習(xí)題1                  
 第2章  集成門電路                  
 2.1  TTL數(shù)字集成電路                  
 2.1.1  基本TTL與非門                  
 ※ 2.1.2  TTL與非門的外特性與參數(shù)                  
 2.1.3  典型TTL與非門芯片介紹                  
 2.1.4  TTL集電極開路門和三態(tài)門                  
 2.1.5  TTL集成門電路使用注意事項(xiàng)                  
 2.2  CMOS數(shù)字集成電路                  
 2.2.1  CMOS門電路                  
 ※ 2.2.2  CMOS集成電路系列及技術(shù)參數(shù)                  
 2.2.3  CMOS集成電路使用注意事項(xiàng)                  
 2.2.4  CMOS電路與TTL電路的連接                  
 本章小結(jié)                  
 思考題和習(xí)題2                  
 第3章  組合邏輯電路                  
 3.1  算術(shù)運(yùn)算電路                  
 3.1.1  半加器電路                  
 3.1.2  全加器電路                  
 3.1.3  集成算術(shù)/邏輯運(yùn)算單元                  
 3.2  信號(hào)變換電路                  
 3.2.1  編碼器                  
 3.2.2  譯碼器                  
 3.2.3  數(shù)據(jù)選擇器                  
 3.2.4  數(shù)據(jù)分配器                  
 ※ 3.3  數(shù)值比較器                  
 3.3.1  1位數(shù)值比較器                  
 3.3.2  集成數(shù)值比較器                  
 本章小結(jié)                  
 思考題和習(xí)題3                  
 第4章  觸發(fā)器電路                  
 4.1  基本RS觸發(fā)器                  
 4.2  鐘控觸發(fā)器                  
 4.2.1  鐘控RS觸發(fā)器                  
 4.2.2  D觸發(fā)器                  
 4.2.3  JK觸發(fā)器                  
 4.3  集成觸發(fā)器                  
 ※ 4.3.1  電平觸發(fā)器                  
 4.3.2  主從觸發(fā)器                  
 4.3.3  邊沿觸發(fā)器                  
 4.3.4  觸發(fā)器的異步輸入端                  
 本章小結(jié)                  
 思考題和習(xí)題4                  
 第5章  時(shí)序邏輯電路                  
 5.1  時(shí)序邏輯電路的分析和設(shè)計(jì)方法                  
 5.1.1  時(shí)序邏輯電路概述                  
 5.1.2  時(shí)序邏輯電路的分析方法                  
 5.1.3  時(shí)序邏輯電路的設(shè)計(jì)方法                  
 5.2  同步計(jì)數(shù)器                  
 5.2.1  同步二進(jìn)制計(jì)數(shù)器                  
 5.2.2  同步非二進(jìn)制計(jì)數(shù)器                  
 5.2.3  集成同步計(jì)數(shù)器                  
 ※ 5.3  異步計(jì)數(shù)器                  
 5.3.1  異步計(jì)數(shù)器分析                  
 5.3.2  集成異步計(jì)數(shù)器                  
 5.4  寄存器                  
 5.4.1  數(shù)據(jù)寄存器                  
 5.4.2  移位寄存器                  
 本章小結(jié)                  
 思考題和習(xí)題5                  
 第6章  半導(dǎo)體存儲(chǔ)器和可編程邏輯器件                  
 6.1  半導(dǎo)體存儲(chǔ)器                  
 6.1.1  半導(dǎo)體存儲(chǔ)器的種類和用途                  
 6.1.2  ROM/RAM容量的擴(kuò)展                  
 6.2  ROM應(yīng)用舉例                  
 6.2.1  利用ROM實(shí)現(xiàn)組合邏輯電路                  
 6.2.2  利用ROM實(shí)現(xiàn)數(shù)學(xué)函數(shù)表                  
 ※ 6.3  半導(dǎo)體存儲(chǔ)器的使用方法                  
 6.3.1  靜態(tài)RAM的使用方法                  
 6.3.2  EPROM的使用方法                  
 6.3.3  PROM的使用方法                  
 ※ 6.4  可編程邏輯器件（PLD）                  
 6.4.1  可編程邏輯陣列（PLA）                  
 6.4.2  可編程陣列邏輯（PAL）                  
 6.4.3  通用陣列邏輯（GAL）                  
 本章小結(jié)                  
 思考題和習(xí)題6                  
 第7章  脈沖產(chǎn)生和整形電路                  
 7.1  555時(shí)基集成電路                  
 7.1.1  555時(shí)基集成電路的分類                  
 7.1.2  555時(shí)基集成電路的組成                  
 7.1.3  555時(shí)基集成電路的功能                  
 ※ 7.1.4  555時(shí)基集電路的主要參數(shù)                  
 ※ 7.2  555時(shí)基集成芯片的應(yīng)用                  
 7.2.1  施密特觸發(fā)器                  
 7.2.2  單穩(wěn)態(tài)觸發(fā)器                  
 7.2.3  多諧振蕩器                  
 ※ 7.3  圖像接收機(jī)中的脈沖電路                  
 7.3.1  偏轉(zhuǎn)用的鋸齒波電流                  
 7.3.2  水平偏轉(zhuǎn)電路                  
 7.3.3  垂直偏轉(zhuǎn)電路                  
 本章小結(jié)                  
 思考題和習(xí)題7                  
 第8章  數(shù)／模轉(zhuǎn)換和模／數(shù)轉(zhuǎn)換                  
 8.1  概述                  
 8.1.1  A/D和D/A轉(zhuǎn)換器                  
 ※ 8.1.2  DAC的主要性能指標(biāo)                  
 ※ 8.1.3  ADC的主要性能指標(biāo)                  
 8.2  數(shù)／模轉(zhuǎn)換器(DAC)                  
 8.2.1  權(quán)電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器                  
 8.2.2  倒T型電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器                  
 8.2.3  8位DAC集成芯片及其應(yīng)用                  
 8.3  模／數(shù)轉(zhuǎn)換器(ADC)                  
 8.3.1  ADC的基本原理                  
 8.3.2  直接A/D轉(zhuǎn)換器                  
 8.3.3  間接A/D轉(zhuǎn)換器                  
 8.3.4  集成芯片ADC0809及其應(yīng)用                  
 本章小結(jié)                  
 思考題和習(xí)題8                  
 附錄A  電氣圖用圖形符號(hào)二進(jìn)制邏輯單元(GB4728.12—85)簡(jiǎn)介                  
 A.1  二進(jìn)制邏輯單元圖形符號(hào)的組成                  
 A.1.1  方框                  
 A.1.2  定性符號(hào)                  
 A.2  關(guān)聯(lián)標(biāo)注法                  
 A.2.1  約定                  
 A.2.2  關(guān)聯(lián)類型及用途                  
 A.3  邏輯狀態(tài). 邏輯電平與邏輯約定                  
 A.3.1  內(nèi). 外部邏輯狀態(tài)與邏輯電平                  
 A.3.2  邏輯約定                  
 A.4  典型邏輯器件圖形符號(hào)示例                  
 附錄B  常用邏輯符號(hào)對(duì)照表                  
 附錄C  常用數(shù)字集成電路引腳排列圖                  
 C.1  TTL數(shù)字集成電路                  
 C.2  CMOS集成電路                  
 附錄D  TTL與CMOS邏輯門電路的技術(shù)參數(shù)                  
 附錄E  數(shù)字電路用于CPU與STD總線間接口舉例                  
 參考文獻(xiàn)