結(jié)構(gòu)化計(jì)算機(jī)組成：英文版

定　價(jià)：￥38.00

作　者：	（荷）Andrew S.Tanenbaum著
出版社：	機(jī)械工業(yè)出版社
叢編項(xiàng)：	經(jīng)典原版書庫
標(biāo)　簽：	計(jì)算機(jī)結(jié)構(gòu)、設(shè)計(jì)與制造計(jì)算機(jī)科學(xué)理論計(jì)算機(jī)與互聯(lián)網(wǎng)

購買這本書可以去

當(dāng)當(dāng)網(wǎng) (￥28.50)

ISBN：	9787111092872	出版時(shí)間：	2002-01-01	包裝：	平裝
開本：	21cm	頁數(shù)：	700	字?jǐn)?shù)：

內(nèi)容簡介

暫缺《結(jié)構(gòu)化計(jì)算機(jī)組成：英文版》簡介

作者簡介

　　作者：AndrewS.TanenbaumAndrewS．Tanenbaum獲得過美國麻省理工學(xué)院的理學(xué)學(xué)士學(xué)位和加利福尼亞大學(xué)伯克利分校的哲學(xué)博士學(xué)位，目前是荷蘭阿姆斯特丹Vrije大學(xué)的計(jì)算機(jī)科學(xué)系的教授，并領(lǐng)導(dǎo)著一個(gè)計(jì)算機(jī)系統(tǒng)的研究小組。同時(shí)，他還是一家計(jì)算與圖象處理學(xué)院的院長，這是由幾家大學(xué)合作成立的研究生院。盡管社會工作很多，但他并沒有中斷學(xué)術(shù)研究。多年來，他在編譯技術(shù)、操作系統(tǒng)、網(wǎng)絡(luò)及局域分布式系統(tǒng)方面進(jìn)行了大量的研究工作。目前的主要研究方向是設(shè)計(jì)規(guī)模達(dá)數(shù)百萬用戶的廣域分布式系統(tǒng)。在進(jìn)行這些研究項(xiàng)目的基礎(chǔ)上，他在各種學(xué)術(shù)雜志及會議上發(fā)表了70多篇論文。他同時(shí)還是5本計(jì)算機(jī)專著的作者。Tanenbaum教授還開發(fā)了大量的軟件。他是Amsterdan編譯器的原理設(shè)計(jì)師，這是一個(gè)被廣泛使用的；用來編寫可移植編譯器的工具箱。他領(lǐng)導(dǎo)編寫的MINIX，是一個(gè)用于操作系統(tǒng)教學(xué)的類UNIX（的小型操作系統(tǒng)。他和他的博士研究生及其他編程人員一道設(shè)計(jì)的Amoeba分布式操作系統(tǒng)，是一個(gè)高性能的微內(nèi)核分布式操作系統(tǒng)。目前，可在因特網(wǎng)上免費(fèi)得到MLNIX及Amoeba，用于教學(xué)和研究。他的一些博士研究生，在獲得學(xué)位后繼續(xù)進(jìn)行研究，并取得了更大的成就，贏得了社會的贊譽(yù)，對此他深感自豪。人們稱他為桃李滿天下的教育家。Tanenbaum是ACM的會員，IEEE的資深會員，荷蘭皇家藝術(shù)和科學(xué)學(xué)院院士，獲得過1994年度ACMKarlV．Karlstrom杰出教育家獎(jiǎng)。他還人選了《世界名人錄》。計(jì)算機(jī)組成結(jié)構(gòu)化方法（英文影印版）（第5版）>>更多作品

圖書目錄

1 INTRODUCTION
l.l STRUCTURED COMPUTER ORGANIZATION
l.2 MILESTONES IN COMPUTER ARCHITE
l.3 THE COMPUTER ZOO
l.4 EXAMPLE COMPUTER FAMILIES
l.5 OUTLINE OF THIS BOOK
2 COMPUTER SYSTEMS ORGANIZATION
2.1 PROCESSORS
2.2 PRIMARY MEMORY
2.3 SECONDARY MEMORY
2.4 INPUT/OUTPUT
2.5 SUMMARY
3 THE DIGITAL LOGIC LEVEL
3.I GATES AND BOOLEAN ALGEBRA
3.2 BASIC DIGITAL LOGIC CIRCUITS
3.3 MEMORY
3.4 CPU CHIPS AND BUSES
3.5 EXAMPLE CPU CHIPS
3.6 EXAMPLE BUSES
3.7 INTERFACING
3.8 SUMMARY
4 THE MICROARCHtTECTURE LEVEL
4.l AN EXAMPLE MICROARCHITECTURE
4.2 AN EXAMPLE ISA: IJVM
4.3 AN EXAMPLE IMPLEMENTATION
4.4 DESIGN OF rHE MICROARCHITECTURE LEVEL
4.5 IMPROVING PERFORMANCE
4.6 EXAMPLES OF THE MICROARCHITECTURE LEVEL
4.7 SUMMARY
5 THE INSTRUCTION SET ARCHITECTURE LEVEL
s.l OVERVIEW OF THE ISA LEVEL
5.2 DATA TYPES
5.3 INSTRUCTION FORMATS
5.4 ADDRESSING
5.5 INSTRUCTION TYPES
5.6 FLOW OF CONTROL
5.7 A DETAILED EXAMPLE: THE TOWERS OF HANOI
5.8 THE INTEL IA-64
5.9 SUMMARY
6 THE OPERATING SYSTEM MACHINE LEVEL
6.l VIRTUAL MEMORY
6.2 VIRTUAL UO INSTRUCTIONS
6.3 VIRTUAL INSTRUCTIONS FOR PARALLEL PROCESSING
6.4 EXAMPLE OPERATING SYSTZMS
6.5 SUMMARY
7 THE ASSEMBLY LANGUAGE LEVEL I
7.I INTRODUCTION TO ASSEMBLY LANGUAGE
7.2 MACROS
7.3 THE ASSEMBLY PROCESS
7.4 LINKINO AND LOADING
7.5 SUMMARY
8 PARALLEL COMPUTER ARCHITECTURES
8. l DESIGN ISSUES FOR PARALLEL COMPUTERS
8.2 SIMD COMPUTERS
8.3 SHARED-MEMORY MULTIPROCESSORS
8.4 MESSAGE-PASSING MULTICOMPUTERS
8.5 SUMMARY
9 READING LIST AND BIBLIOeRAPHY
9. I SUGGESTIONS FOR FURTHER READING
9.2 ALPHABETICAL BIBLIOORAPHY
A BINARY NUMBERS
A.I FINITE-PRECISION NUMBERS
A.2 RADIX NUMBER SYSTEMS
A.3 CONVERSION FROM ONE RADIX TO ANOTHER
A.4 NEGATIVE BINARY NUMBERS
A.5 BINARY ARnHMETIC
B FLOATING－POINT NUMBERS
B.l PRINCIPLES OF FLOATING POINT
B.2 IEEE FLOATING-POINT STANDARD
INDEX