數(shù)字邏輯原理與工程設計

　　本書系統(tǒng)地闡述了數(shù)字邏輯電路的分析和設計方法以及數(shù)字系統(tǒng)的工程實現(xiàn)技術。全書分上下兩部分，共11章。前一部分包括第一至第六章，其中第一至第二章詳細介紹了數(shù)字邏輯的基本理論，包括數(shù)制與編碼、布爾代數(shù)的公式、定理和規(guī)則、布爾函數(shù)的基本形式和布爾函數(shù)的化簡；第三至第五章詳細介紹了數(shù)字邏輯電路的分析和設計方法，包括組合電路、同步時序電路和異步時序電路的分析與設計，以及采用中、大規(guī)模集成電路實現(xiàn)設計的具體實例；第六章介紹可編程邏輯器件的結構原理和在數(shù)字邏輯電路設計中的應用。后一部分包括第七至第十一章，其中第七至第八章介紹了數(shù)字系統(tǒng)和數(shù)字系統(tǒng)設計方面的基本知識，設計方法與設計步驟，并對數(shù)字電路設計中的測試問題和可測性設計方面的技術進行較為詳細的介紹；第九章介紹可編程邏輯器件的編程方法、發(fā)展過程、分類與發(fā)展趨勢方面的知識，較為深入地討論了兩種主流可編程器件的結構特點與工作原理；第十章摒棄了傳統(tǒng)的對語言的較為枯燥的介紹方法，通過實例逐步引入對VerilogHDL語言的介紹，最后還介紹了測試環(huán)境設計的一般方法，有關VerilogHDL設計的一些高級話題，以及可綜合的VerilogHDL語言設計的一般規(guī)則；第十一章介紹如何使用VerilogHDL語言設計組合邏輯電路和時序邏輯電路，給出了較多的實例，包括一個完整可綜合的8位CPU實例，最后介紹了利用VerilogHDL設計FPGA應用和ASIC芯片的過程。本書取材較新，敘述清楚，注重實用。給出了大量例題，書后還附有部分習題答案，以便于自學。對于個別內容較深的章節(jié)，標注了星號，以供不同層次的讀者選用，適合作為大專院校計算機專業(yè)和相關專業(yè)的教材，也可供科技人員參考。

暫缺《數(shù)字邏輯原理與工程設計》作者簡介