數(shù)字電路與邏輯設(shè)計

第1章  數(shù)字邏輯電路基礎(chǔ)知識
   1.1  數(shù)字電路的特點
   1.2  數(shù)制
   1.2.1  十進(jìn)制
   1.2.2  二進(jìn)制
   1.2.3  十六進(jìn)制
   1.2.4  不同進(jìn)制數(shù)的表示符號
   1.3  不同進(jìn)制數(shù)之間的轉(zhuǎn)換
   1.3.1  二、十六進(jìn)制數(shù)轉(zhuǎn)換成十進(jìn)制數(shù)
   1.3.2  二進(jìn)制與十六進(jìn)制數(shù)之間的轉(zhuǎn)換
   1.3.3  十進(jìn)制數(shù)轉(zhuǎn)換成二、十六進(jìn)制數(shù)
   1.4  二進(jìn)制代碼
   1.4.1  自然二進(jìn)制代碼
   1.4.2  二-十進(jìn)制代碼(BCD碼)
   1.4.3  ASCII碼
   1.5  基本邏輯運算
   1.5.1  與邏輯運算
   1.5.2  或邏輯運算
   1.5.3  非邏輯運算
   1.6  小結(jié)
   習(xí)題
第2章  邏輯門電路
   2.1  基本邏輯門電路
   2.1.1  與門電路
   2.1.2  或門電路
   2.1.3  非門電路
   2.1.4  復(fù)合邏輯門
   2.1.5  正邏輯和負(fù)邏輯
   2.2  TTL數(shù)字集成邏輯門電路
   2.2.1  基本TTL與非門工作原理
   2.2.2  TTL與非的技術(shù)參數(shù)
   2.2.3  TTL集電極開路
   2.2.4  三態(tài)門
   2.3  ECL邏輯門電路
   2.3.1  電路的基本結(jié)構(gòu)
   2.3.2  ECL門的工作特點
   2.4  其他雙極型邏輯門
   2.4.1  高閾值邏輯電路
   2.4.2  集成注入邏輯電路
   2.5  MOS邏輯門電路
   2.5.1  MOS場效應(yīng)管及其開關(guān)特性
   2.5.2  NMOS邏輯電路
   2.5.3  CMOS邏輯電路
   2.6  數(shù)字集成電路使用中應(yīng)注意的問題
   2.6.1  電源
   2.6.2  輸出端的連接
   2.6.3  不用輸入端的處理
   2.6.4  負(fù)載使用
   2.6.5  CMOS電路的儲電防護(hù)
   2.6.6  CMOS電路與TTI-電路的連接
   2.7  小結(jié)
   習(xí)題
第3章  邏輯代數(shù)與邏輯函數(shù)
   3.1  基本邏輯運算
   3.1.1  基本運算公式
   3.1.2  基本運算定律
   3.1.3  基本運算規(guī)則
   3.2  邏輯函數(shù)的變換和化簡
   3.2.1  邏輯函數(shù)變換和化簡的意義
   3.2.2  邏輯函數(shù)代數(shù)法化簡
   3.3  邏輯函數(shù)的卡諾圖化簡法
   3.3.1  最小項
   3.3.2  邏輯函數(shù)的最小項表達(dá)式
   3.3.3  卡諾圖
   3.3.4  邏輯函數(shù)的卡諾圖表示
   3.3.5  邏輯函數(shù)的卡諾圖化簡
   3.4  邏輯函數(shù)門電路的實現(xiàn)
   3.5  小結(jié)
   習(xí)題
第4章  組合邏輯電路
   4.1  組合邏輯電路的分析與設(shè)計
   4.1.1  組合邏輯電路的分析
   4.1.2  組合邏輯電路的設(shè)計
   4.2  組合邏輯電路的競爭冒險
   4.2.1  產(chǎn)生競爭冒險的原因
   4.2.2  競爭冒險的消除
   4.3  編碼器
   4.3.1  編碼器的工作原理
   4.3.2  集成電路編碼器
   4.4  譯碼器
   4.4.1  惟一地址譯碼器
   4.4.2  數(shù)字顯示器
   4.5  數(shù)據(jù)分配器與數(shù)據(jù)選擇器
   4.5.1  數(shù)據(jù)分配器
   4.5.2  數(shù)據(jù)選擇器
   4.6  加法器與算術(shù)邏輯單元
   4.6.1  半加器
   4.6.2  全加器
   4.6.3  多位加法器
   4.6.4  算術(shù)邏輯單元
   4.?  數(shù)值比較器
   4.7.1  比較器的構(gòu)成原理
   4.7.2  集成數(shù)值比較器
   4.8  小結(jié)
   習(xí)題
第5章  觸發(fā)器
   5.1  RS觸發(fā)器
   5.1.1  基本RS觸發(fā)器
   5.1.2  同步RS角蟲發(fā)器
   5.1.3  主從RS觸發(fā)器
   5.1.4  集成RS觸發(fā)器
   5.2  JK觸發(fā)器
   5.2.1  主從JK觸發(fā)器
   5.2.2  邊沿JK觸發(fā)器
   5.2.3  集成JK觸發(fā)器
   5.3  D觸發(fā)器與T觸發(fā)器
   5.3.1  D觸發(fā)器
   5.3.2  T觸發(fā)器
   5.4  觸發(fā)器的建立時間和保持時間
   5.5  小結(jié)
   習(xí)題
第6章  時序邏輯電路
·  6.1  時序邏輯電路的基本概念
   6.1.1  時序邏輯電路的基本結(jié)構(gòu)及特點
   6.1.2  時序邏輯電路的分類
   6.1.3  時序邏輯電路功能的描述方法
   6.2  時序邏輯電路的分析
   6.2.1  分析時序邏輯電路的——般步驟
   6.2.2  同步時序邏輯電路的分析舉例
   6.2.3  異步時序邏輯電路的分析舉例
   6.3  同步時序電路的設(shè)計方法
   6.3.1  同步時序邏輯電路設(shè)計的一般步驟
   6.3.2  同步時序邏輯電路設(shè)計舉例
   6.4  計數(shù)器
   6.4.1  二進(jìn)制計數(shù)器
   6.4.2  集成計數(shù)器
   6.5  寄存器
   6.5.1  并人—并出寄存器
   6.5.2  串人—串出寄存器
   6.5.3  多功能寄存器
   6.6  算法狀態(tài)機(jī)
   6.6.1  ASM圖
   6.6.2  設(shè)計舉例
   6.7  小結(jié)
   習(xí)題
第7章  半導(dǎo)體存儲器和可編程邏輯器件
   7.1  半導(dǎo)體存儲器概述
   7.1.1  半導(dǎo)體存儲器的分類
   7.1.2  半導(dǎo)體存儲器的基本結(jié)構(gòu)
   7.1.3  半導(dǎo)體存儲器的技術(shù)指標(biāo)
   7.2  隨機(jī)存取存儲器RAM
   7.2.1  RAM存儲單元
   7.2.2  集成RAM簡介
   7.2.3  RAM存儲容量的擴(kuò)展
   7.3  只讀存儲器ROM
   7.4  可編程邏輯器件(PLD)
   7.4.1  PLD電路表示法
   7.4.2  可編程陣列邏輯器件
   7.4.3  可編程通用陣列邏輯器件
   7。5  小結(jié)
   習(xí)題
第8章  脈沖波形的產(chǎn)生與變換
   8.1  概述
   8.1.1  脈沖波形產(chǎn)生與變換電路的組成
   8.1.2  555定時器
   8.2  多i皆振蕩器
   8.2.1  由與非門組成的多諧振蕩器
   8.2.2  石英晶體時鐘脈沖發(fā)生器
   8.2.3  由555定時器組成的多諧振蕩器
   8.3  單穩(wěn)態(tài)觸發(fā)器
   8.3.1  由與非門組成的單穩(wěn)態(tài)觸發(fā)器
   8.3.2  由555定時器組成的單穩(wěn)態(tài)觸發(fā)器
   8.4  施密特觸發(fā)器
   8.5  小結(jié)
   習(xí)題
第9章  數(shù)模和模數(shù)轉(zhuǎn)換器
   9.1  D／A轉(zhuǎn)換器
   9.1.1  權(quán)電阻型D／A轉(zhuǎn)換器
   9.1.2  倒T形電阻網(wǎng)絡(luò)D／A轉(zhuǎn)換器
   9.1.3  D／A轉(zhuǎn)換器的主要技術(shù)參數(shù)
   9.1.4  集成D／A轉(zhuǎn)換器
   9.2  A／D轉(zhuǎn)換器
   9.2.1  采樣—保持電路
   9.2.2  并行A／D轉(zhuǎn)換器
   9.2.3  逐次逼近式A／D轉(zhuǎn)換器
   9.2.4  雙積分式A／D轉(zhuǎn)換器
   9.3  小結(jié)
   習(xí)題
附錄A  國家標(biāo)準(zhǔn)GB4728.12-85
附錄B  常用邏輯符號對照表
附錄C  TTL和CMOS邏輯門電路的技術(shù)參數(shù)
附錄D  國家標(biāo)準(zhǔn)GB3430—82《國產(chǎn)半導(dǎo)體集成電路型號命名法》
部分習(xí)題答案
參考文獻(xiàn)