數(shù)字設(shè)計(jì)

定　價(jià)：￥39.00

作　者：	（美）M.Morris Mano著；徐志軍，尹廷輝等譯；徐志軍譯
出版社：	電子工業(yè)出版社
叢編項(xiàng)：	國(guó)外電子與通信教材系列
標(biāo)　簽：	暫缺

購(gòu)買(mǎi)這本書(shū)可以去

ISBN：	9787505397149	出版時(shí)間：	2004-04-01	包裝：	簡(jiǎn)裝本
開(kāi)本：	26cm	頁(yè)數(shù)：	408	字?jǐn)?shù)：

內(nèi)容簡(jiǎn)介

　　本書(shū)是一本系統(tǒng)介紹數(shù)字電路設(shè)計(jì)的專著。全書(shū)共分12章，內(nèi)容涉及數(shù)字邏輯的基本理論，數(shù)字邏輯電路設(shè)計(jì)的基本原理與方法，存儲(chǔ)器與可編程邏輯器件，數(shù)字集成電路及其相關(guān)實(shí)驗(yàn)，Verilog HDL硬件描述語(yǔ)言與數(shù)字系統(tǒng)設(shè)計(jì)技術(shù)等。本書(shū)結(jié)構(gòu)嚴(yán)謹(jǐn)，選材新穎，深入淺出，內(nèi)容緊密聯(lián)系實(shí)際，可作為電子工程、通信工程和計(jì)算機(jī)科學(xué)與技術(shù)等相關(guān)專業(yè)的教材，也是電子設(shè)計(jì)工程師的一本優(yōu)秀參考書(shū)。本書(shū)是經(jīng)典數(shù)字設(shè)計(jì)教材的最新修訂版。本書(shū)條理清楚，深入淺出地介紹了數(shù)字電路設(shè)計(jì)的基本方法。本版新增內(nèi)容● Verilog硬件描述語(yǔ)言（HDL）的內(nèi)容分布在9個(gè)章節(jié)中。根據(jù)需要，可以選擇是否學(xué)習(xí)該內(nèi)容。書(shū)中向數(shù)字電路的初學(xué)者簡(jiǎn)單地介紹了Verilog HDL的基礎(chǔ)知識(shí)● 對(duì)組合電路的內(nèi)容進(jìn)行了重組，占用了一章的篇幅● 時(shí)序電路的重點(diǎn)內(nèi)容是用D觸發(fā)器取代JK觸發(fā)器和SR觸發(fā)器進(jìn)行電路設(shè)計(jì)● 存儲(chǔ)器和可編程邏輯器件的內(nèi)容合并為一章● 第8章介紹全新內(nèi)容，主要包括寄存器傳輸級(jí)的數(shù)字設(shè)計(jì)，為讀者學(xué)習(xí)更高級(jí)的設(shè)計(jì)項(xiàng)目和深入學(xué)習(xí)Verilog HDL打下基礎(chǔ)● 第11章介紹了實(shí)驗(yàn)室中的HDL實(shí)驗(yàn)，讀者在實(shí)驗(yàn)室中可以借助于硬件組件或HDL模擬來(lái)檢驗(yàn)電路設(shè)計(jì)的正確性● 本書(shū)配套的Verilog模擬器軟件：SynaptiCAD的VeriLogger Pro評(píng)估版本，提供一個(gè)綜合了傳統(tǒng)Verilog模擬器所有特征的仿真環(huán)境，它具有強(qiáng)大的圖形測(cè)試矢量產(chǎn)生器。VeriLogger的快速模型測(cè)試使讀者可以對(duì)設(shè)計(jì)中的每個(gè)模型進(jìn)行"自底向上"的測(cè)試。本書(shū)中所有的HDL示例都可以從電子工業(yè)出版社教育資源網(wǎng)（http：//edu.phei.com.cn/）中下載● 網(wǎng)上有一些為教師和學(xué)生提供的資源，如本書(shū)所有插圖的說(shuō)明，全部HDL代碼示例，Verilog指南，VeriLogger Pro軟件使用指南等。從http：//www.prenhall.com/mano/上可以查詢到這些信息

作者簡(jiǎn)介

暫缺《數(shù)字設(shè)計(jì)》作者簡(jiǎn)介

圖書(shū)目錄

第1章  二進(jìn)制
  1.1  數(shù)字系統(tǒng)
  1.2  二進(jìn)制數(shù)
  1.3  數(shù)制的轉(zhuǎn)換
  1.4  八進(jìn)制和十六進(jìn)制數(shù)
  1.5  補(bǔ)碼
  1.6  帶符號(hào)位的二進(jìn)制數(shù)
  1.7  二進(jìn)擊：J碼
  1.8  二進(jìn)制數(shù)存儲(chǔ)與寄存器
  1.9  二進(jìn)制邏輯
  1.10  習(xí)題
  1.11  參考文獻(xiàn)
第2章  布爾代數(shù)和邏輯門(mén)
  2.1  基本定義
  2.2  布爾代數(shù)的公理化定義
  2.3  布爾代數(shù)的基本定理和性質(zhì)
  2.4  布爾函數(shù)
  2.5  規(guī)范和標(biāo)準(zhǔn)式
  2.6  其他邏輯運(yùn)算
  2.7  數(shù)字邏輯門(mén)
  2.8  集成電路
  2.9  習(xí)題
  2.10  參考文獻(xiàn)
第3章  門(mén)電路的化簡(jiǎn)
  3.10  習(xí)題
  3.11  參考文獻(xiàn)
第4章  組合邏輯
  4.1  組合電路
  4.2  分析步驟
  4.3  設(shè)計(jì)步驟
  4.4  二進(jìn)制加-減器
  4.5  十進(jìn)制加法器
  4.6  二進(jìn)制乘法器
  4.7  數(shù)值比較器
  4.8  譯碼器
  4.9  編碼器
  4.10  多路轉(zhuǎn)換器
  4.11  組合電路的硬件描述語(yǔ)言
  4.12  習(xí)題
  4.13  參考文獻(xiàn)
第5章  同步時(shí)序邏輯
  5.1  時(shí)序電路
  5.2  鎖存器
  5.3  觸發(fā)器
  5.4  同步時(shí)序電路分析
  5.5  用HDL描述時(shí)序電路
  5.6  狀態(tài)化簡(jiǎn)和分配
  5.7  設(shè)計(jì)過(guò)程
  5.8  習(xí)題
  5.9  參考文獻(xiàn)
第6章  寄存器和計(jì)數(shù)器
  6.1  寄存器
  6.2  移位寄存器
  6.3  環(huán)形計(jì)數(shù)器
  6.4  同步計(jì)數(shù)器
  6.5  其他計(jì)數(shù)器
  6.6  用HDL描述寄存器和計(jì)數(shù)器
  6.7  習(xí)題
  6.8  參考文獻(xiàn)
第7章  存儲(chǔ)器和可編程邏輯器件
  7.1  概述
  7.2  隨機(jī)存取存儲(chǔ)器
  7.3  存儲(chǔ)器譯碼
  7.4  檢糾錯(cuò)
  7.5  只讀存儲(chǔ)器
  7.6  可編程邏輯陣列
  7.7  可編程陣列邏輯
  7.8  時(shí)序可編程器件
  7.9  習(xí)題
  7.10  參考文獻(xiàn)
第8章  寄存器傳輸級(jí)
  8.1  寄存器傳輸級(jí)定義
  8.2 HDL的寄存器傳輸級(jí)描述
  8.3  算法狀態(tài)機(jī)
  8.4  設(shè)計(jì)示例
  8.5  設(shè)計(jì)示例的HDL描述
  8.6  二進(jìn)制乘法器
  8.7  控制邏輯
  8.8  二進(jìn)制乘法器的HDL描述
  8.9  乘法器設(shè)計(jì)
  8.10  習(xí)題
  8.11  參考文獻(xiàn)
第9章  異步時(shí)序邏輯
  9.1  概述
  9.2  分析步驟
  9.3  由鎖存器構(gòu)成的電路
  9.4  設(shè)計(jì)步驟
  9.5  狀態(tài)表和流程表的簡(jiǎn)化
  9.6  無(wú)競(jìng)爭(zhēng)的狀態(tài)分配
  9.7  冒險(xiǎn)
  9.8  設(shè)計(jì)示例
  9.9  習(xí)題
  9.10  參考文獻(xiàn)
第10章  數(shù)字集成電路
  10.1  引言
  10.2  專用特征
  10.3  雙極型晶體管特性
  10.4  RTL和DTL電路
  10.5  晶體管—晶體管邏輯
  10.6  發(fā)射極耦合邏輯
  10.7  金屬氧化物半導(dǎo)體
  10.8  互補(bǔ)型MOS
  10.9  CMOS傳輸門(mén)電路
  10.10  HDL的開(kāi)關(guān)級(jí)建模
  10.11  習(xí)題
  10.12  參考文獻(xiàn)
第11章  實(shí)驗(yàn)
  11.1  實(shí)驗(yàn)介紹
  11.2  二進(jìn)制和十進(jìn)制
  11.3  數(shù)字邏輯門(mén)
  11.4  布爾函數(shù)的化簡(jiǎn)
  11.5  組合電路
  11.6  代碼轉(zhuǎn)換
  11.7  使用多路選擇器進(jìn)行設(shè)計(jì)
  11.8  加法器和減法器
  11.9  觸發(fā)器
  11.10  時(shí)序電路
  11.11  計(jì)數(shù)器
  11.12  移位寄存器
  11.13  串行加法
  11.14  存儲(chǔ)器單元
  11.15  燈式手球
  11.16  時(shí)鐘脈沖發(fā)生器
  11.17  并行加法器和累加器
  11.18  二進(jìn)制乘法器
  11.19  異步序列電路
  11.20  Verilog HDL模擬實(shí)驗(yàn)
第12章  標(biāo)準(zhǔn)圖形符號(hào)
  12.1  矩形符號(hào)
  12.2  限定符號(hào)
  12.3  相關(guān)符號(hào)
  12.4  組合部件的符號(hào)
  12.5  觸發(fā)器的符號(hào)
  12.6  寄存器的符號(hào)
  12.7  計(jì)數(shù)器的符號(hào)
  12.8  RAM的符號(hào)
  12.9  習(xí)題
  12.10  參考文獻(xiàn)
部分習(xí)題解答