數(shù)字設(shè)計

第1章  二進制
  1.1  數(shù)字系統(tǒng)
  1.2  二進制數(shù)
  1.3  數(shù)制的轉(zhuǎn)換
  1.4  八進制和十六進制數(shù)
  1.5  補碼
  1.6  帶符號位的二進制數(shù)
  1.7  二進擊：J碼
  1.8  二進制數(shù)存儲與寄存器
  1.9  二進制邏輯
  1.10  習(xí)題
  1.11  參考文獻
第2章  布爾代數(shù)和邏輯門
  2.1  基本定義
  2.2  布爾代數(shù)的公理化定義
  2.3  布爾代數(shù)的基本定理和性質(zhì)
  2.4  布爾函數(shù)
  2.5  規(guī)范和標(biāo)準(zhǔn)式
  2.6  其他邏輯運算
  2.7  數(shù)字邏輯門
  2.8  集成電路
  2.9  習(xí)題
  2.10  參考文獻
第3章  門電路的化簡
  3.10  習(xí)題
  3.11  參考文獻
第4章  組合邏輯
  4.1  組合電路
  4.2  分析步驟
  4.3  設(shè)計步驟
  4.4  二進制加-減器
  4.5  十進制加法器
  4.6  二進制乘法器
  4.7  數(shù)值比較器
  4.8  譯碼器
  4.9  編碼器
  4.10  多路轉(zhuǎn)換器
  4.11  組合電路的硬件描述語言
  4.12  習(xí)題
  4.13  參考文獻
第5章  同步時序邏輯
  5.1  時序電路
  5.2  鎖存器
  5.3  觸發(fā)器
  5.4  同步時序電路分析
  5.5  用HDL描述時序電路
  5.6  狀態(tài)化簡和分配
  5.7  設(shè)計過程
  5.8  習(xí)題
  5.9  參考文獻
第6章  寄存器和計數(shù)器
  6.1  寄存器
  6.2  移位寄存器
  6.3  環(huán)形計數(shù)器
  6.4  同步計數(shù)器
  6.5  其他計數(shù)器
  6.6  用HDL描述寄存器和計數(shù)器
  6.7  習(xí)題
  6.8  參考文獻
第7章  存儲器和可編程邏輯器件
  7.1  概述
  7.2  隨機存取存儲器
  7.3  存儲器譯碼
  7.4  檢糾錯
  7.5  只讀存儲器
  7.6  可編程邏輯陣列
  7.7  可編程陣列邏輯
  7.8  時序可編程器件
  7.9  習(xí)題
  7.10  參考文獻
第8章  寄存器傳輸級
  8.1  寄存器傳輸級定義
  8.2 HDL的寄存器傳輸級描述
  8.3  算法狀態(tài)機
  8.4  設(shè)計示例
  8.5  設(shè)計示例的HDL描述
  8.6  二進制乘法器
  8.7  控制邏輯
  8.8  二進制乘法器的HDL描述
  8.9  乘法器設(shè)計
  8.10  習(xí)題
  8.11  參考文獻
第9章  異步時序邏輯
  9.1  概述
  9.2  分析步驟
  9.3  由鎖存器構(gòu)成的電路
  9.4  設(shè)計步驟
  9.5  狀態(tài)表和流程表的簡化
  9.6  無競爭的狀態(tài)分配
  9.7  冒險
  9.8  設(shè)計示例
  9.9  習(xí)題
  9.10  參考文獻
第10章  數(shù)字集成電路
  10.1  引言
  10.2  專用特征
  10.3  雙極型晶體管特性
  10.4  RTL和DTL電路
  10.5  晶體管—晶體管邏輯
  10.6  發(fā)射極耦合邏輯
  10.7  金屬氧化物半導(dǎo)體
  10.8  互補型MOS
  10.9  CMOS傳輸門電路
  10.10  HDL的開關(guān)級建模
  10.11  習(xí)題
  10.12  參考文獻
第11章  實驗
  11.1  實驗介紹
  11.2  二進制和十進制
  11.3  數(shù)字邏輯門
  11.4  布爾函數(shù)的化簡
  11.5  組合電路
  11.6  代碼轉(zhuǎn)換
  11.7  使用多路選擇器進行設(shè)計
  11.8  加法器和減法器
  11.9  觸發(fā)器
  11.10  時序電路
  11.11  計數(shù)器
  11.12  移位寄存器
  11.13  串行加法
  11.14  存儲器單元
  11.15  燈式手球
  11.16  時鐘脈沖發(fā)生器
  11.17  并行加法器和累加器
  11.18  二進制乘法器
  11.19  異步序列電路
  11.20  Verilog HDL模擬實驗
第12章  標(biāo)準(zhǔn)圖形符號
  12.1  矩形符號
  12.2  限定符號
  12.3  相關(guān)符號
  12.4  組合部件的符號
  12.5  觸發(fā)器的符號
  12.6  寄存器的符號
  12.7  計數(shù)器的符號
  12.8  RAM的符號
  12.9  習(xí)題
  12.10  參考文獻
部分習(xí)題解答