代碼優(yōu)化：有效使用內存

定　價：￥48.00

作　者：	（美）Kris Kaspersky著；譚明金譯；譚明金譯
出版社：	電子工業(yè)出版社
叢編項：	安全技術大系
標　簽：	計算機期刊計算機與互聯(lián)網

購買這本書可以去

ISBN：	9787121003516	出版時間：	2004-10-01	包裝：	膠版紙
開本：	24cm＋光盤1片	頁數(shù)：	330	字數(shù)：

內容簡介

　　本書系統(tǒng)深入地介紹了各種代碼優(yōu)化編程技術。全書分為4章。第1章集中介紹如何確定程序中消耗CPU時鐘最多的熱點代碼，即有關所謂程序剖分技術，以及典型剖分工具的實用知識。第2、3章分別全面介紹RAM子系統(tǒng)與高速緩存子系統(tǒng)的代碼優(yōu)化知識。第4章主要介紹機器代碼優(yōu)化技術。各章在討論基本原理的同時，詳細給出了典型的代碼實例，并對優(yōu)化性能進行了定量的分析。該書特別適合于作為應用程序員及系統(tǒng)程序員的學習與開發(fā)之用。同時，本書對在硬件方面的專業(yè)人員與技術工作者有一定的參考價值。

作者簡介

　　KrisKasperskty是黑客破譯、反匯編與代碼優(yōu)化技術的專欄作家。他一直致力于研究安全與系統(tǒng)程序設計方面的問題，內容涉及編譯器開發(fā)、優(yōu)化技術、安全機制研究、實時操作系統(tǒng)內核的創(chuàng)建以及反病毒程序的設計等多個領域。正是因為他雖“雜”卻“博”、雖“博”卻“深”，才能用詼諧而輕松的話語，把嚴密的科技知識在談笑間透徹地加以剖析，讓讀者在輕松愉快之中學習和體驗科技的奧妙，這是一種特色、一種方式、一種態(tài)度，更是一種境界。相關圖書拒絕黑客：ASP。NETWeb應用程序安全性剖析網絡盜竊：10個黑客入侵的故事代碼優(yōu)化;有效使用內存計算機病毒分析與防范大全-（含光盤1張）

圖書目錄

第1章　程序剖分 1
1.1　剖分的目標與目的 2
1.1.1　總執(zhí)行時間 2
1.1.2　執(zhí)行時間的類型 5
1.1.3　處罰信息 7
1.1.4　調用次數(shù) 10
1.1.5　覆蓋層次 11
1.2　微剖分的基本問題 12
1.2.1　流水作業(yè)或者吞吐量與等待時間 12
1.2.2　測不準 13
1.2.3　硬件優(yōu)化 17
1.2.4　低分辨率 17
1.3　宏剖分的基本問題 18
1.3.1　運行時間的不一致性 18
1.3.2　二度運行問題 21
1.3.3　負面效應 22
1.3.4　單臺機器的代碼優(yōu)化問題 24
1.4　最新剖分軟件概述 24
1.4.1　Intel VTune 25
1.4.2　AMD Code Analyst 26
1.4.3　Microsoft的profile.exe 27
1.5　開發(fā)自己的剖分軟件 28
1.6　VTune實用剖分知識 28
1.6.1　第一步：刪除printf函數(shù) 36
1.6.2　第二步：將strlen函數(shù)體移出循環(huán) 36
1.6.3　第三步：對齊數(shù)據 38
1.6.4　第四步：刪除strlen函數(shù) 41
1.6.5　第五步：刪除除法操作 42
1.6.6　第六步：刪除性能監(jiān)測代碼 43
1.6.7　第七步：函數(shù)組合 43
1.6.8　第八步：減少內存訪問操作的次數(shù) 44
1.6.9　第九步：把VTune當做私人教練 47
1.6.10　第十步：下結論 53
1.6.11　結果與預測 57
第2章　RAM子系統(tǒng) 59
2.1　RAM概述 59
2.2　RAM的層次結構 60
2.3　隨機存取存儲器 63
2.4　RAM的設計與工作原理 64
2.4.1　內核部分 64
2.4.2　傳統(tǒng)DRAM（頁面模式的DRAM） 66
2.4.3　DRAM的發(fā)展 68
2.4.4　快速頁面模式的DRAM（FPM DRAM） 68
2.4.5　存儲器時序 69
2.4.6　擴展數(shù)據輸出DRAM（EDO DRAM） 70
2.4.7　突發(fā)式EDO DRAM（BEDO DRAM） 70
2.4.8　同步DRAM（SDRAM） 72
2.4.9　倍速SDRAM（DDR SDRAM）或者SDRAM II 73
2.4.10　直接Rambus DRAM（直接RDRAM） 73
2.4.11　不同存儲器類型的比較 75
2.5　存儲器與處理器之間的交互操作 76
2.5.1　計算全存取時間 81
2.6　DRAM物理地址到邏輯地址的映射 83
2.7　內存優(yōu)化操作 84
2.7.1　建議 85
2.7.2　展開循環(huán) 86
2.7.3　消除數(shù)據相關性 91
2.7.4　數(shù)據并行處理 94
2.7.5　優(yōu)化引用數(shù)據結構 96
2.7.6　減小數(shù)據結構的尺寸 100
2.7.7　DRAM板塊上的數(shù)據分布策略 109
2.7.8　規(guī)劃數(shù)據流 115
2.7.9　按字節(jié)、雙字與四字進行內存處理 121
2.7.10　數(shù)據對齊 123
2.7.11　內存訪問與計算的組合 132
2.7.12　讀寫操作的組合 135
2.7.13　只在必要時才訪問內存 136
2.7.14　內置C內存處理函數(shù)的優(yōu)化 137
2.7.15　內存處理函數(shù)的優(yōu)化質量 150
2.7.16　C字符串庫函數(shù)的優(yōu)化 152
2.7.17　字符串處理函數(shù)的質量優(yōu)化 156
2.7.18　塊處理算法的優(yōu)化 157
2.7.19　大型數(shù)組排序的優(yōu)化 160
2.8　RAM測試問題 165
第3章　高速緩存子系統(tǒng) 168
3.1　SRAM的工作原理 168
3.1.1　歷史概況 169
3.1.2　內核 169
3.1.3　觸發(fā)器的設計 169
3.1.4　邏輯非元件（取反器）的設計 170
3.1.5　SRAM陣列的設計 171
3.1.6　封裝接口的設計 172
3.1.7　讀寫時序圖 173
3.1.8　靜態(tài)存儲器的類型 175
3.2　高速緩存的工作原理 175
3.2.1　起源 176
3.2.2　高速緩存的目標與任務 176
3.2.3　高速緩存的組織 179
3.3　高速緩存與存儲器存取的優(yōu)化 196
3.3.1　處理數(shù)據的尺寸對性能的影響 196
3.3.2　可執(zhí)行代碼的尺寸對性能的影響 209
3.3.3　數(shù)據對齊效率 213
3.3.4　數(shù)據在高速緩存板塊上的分布 220
3.3.5　使用有限聯(lián)合數(shù)目的高速緩存 226
3.3.6　二維數(shù)組的處理 231
3.3.7　寫緩沖機制的詳細說明 234
3.3.8　新一代x86處理器的高速緩存管理 250
3.3.9　預取機制的實際應用 256
3.3.10　內存拷貝內幕或者Pentium III與Pentium 4的新命令 275
第4章　機器優(yōu)化 292
4.1　C/C++編譯器的比較分析 292
4.1.1　常量表達式 294
4.1.2　代數(shù)表達式 296
4.1.3　算術運算 300
4.1.4　分支語句 302
4.1.5　switch運算符 304
4.1.6　循環(huán) 307
4.1.7　函數(shù)調用 311
4.1.8　變量分布 312
4.1.9　字符串初始化 312
4.1.10　死碼 312
4.1.11　常量條件 313
4.1.12　確定優(yōu)勝者 313
4.2　匯編器與編譯器的對決 313
4.2.1　歷史回顧——匯編語言使春天永駐 314
4.2.2　評價機器優(yōu)化質量的指標 315
4.2.3　評價機器優(yōu)化質量的方法 316
4.2.4　對主要編譯器進行比較分析 317
4.2.5　測試結果的討論 318
4.2.6　機器優(yōu)化質量的示例 321
4.2.7　用匯編語言創(chuàng)建保護代碼 325
4.2.8　用匯編語言編程是一種創(chuàng)造性活動 326
4.2.9　結束語 326
4.2.10　源代碼 327