先進半導體存儲器：結(jié)構(gòu)、設(shè)計與應(yīng)用

第1章  先進半導體存儲器引論
1.1  半導體存儲器綜述
1.2  先進半導體存儲器的發(fā)展
1.3  將來存儲器的發(fā)展方向
參考文獻
第2章  靜態(tài)隨機存取存儲器技術(shù)
2.1  靜態(tài)隨機存取存儲器的基本結(jié)構(gòu)和單元結(jié)構(gòu)
2.1.1  SRAM的性能和時序
2.1.2  SRAM的讀寫操作
2.2  選擇SRAM時的考慮因素
2.3  高性能的SRAM
2.3.1  直接模式的SRAM
2.3.2  零總線轉(zhuǎn)換 SRAM
2.3.3  四倍數(shù)據(jù)率（QDR）SRAM 
2.3.4  雙數(shù)據(jù)率（DDR）SRAM
2.3.5  無周轉(zhuǎn)模式的RAM
2.4  先進的SRAM結(jié)構(gòu)
2.5  低壓SRAM
2.6  BiCMOS工藝的SRAM
2.7  SOI SRAM
2.8  特種SRAM
2.8.1  多端口型的RAM
2.8.2  先進先出（FIFO）型存儲器
2.8.3  按內(nèi)容編址存儲器
參考文獻
第3章  高性能的動態(tài)隨機存取存儲器 
3.1  動態(tài)隨機存取存儲器技術(shù)和發(fā)展趨勢
3.2  DRAM時序規(guī)范和操作
3.2.1  總的時序規(guī)范
3.2.2  存儲器讀操作
3.2.3  存儲器寫操作
3.2.4  讀改寫操作
3.2.5  DRAM刷新操作
3.3  擴充數(shù)據(jù)輸出動態(tài)隨機存取存儲器(EDO DRAM)
3.3.1  EDO DRAM（例子）
3.4  增強式動態(tài)隨機存取存儲器（EDRAM）
3.5  同步的動態(tài)隨機存取存儲器/圖像隨機存取存儲器結(jié)構(gòu)
3.5.1  SDR SDRAM/SGRAM
3.5.2  DDR SDRAM/SGRAM特點
3.5.3  256 M位DRAM實例
3.6  增強式同步動態(tài)隨機存取存儲器（ESDRAM）
3.7  高速緩存動態(tài)隨機存取存儲器（CDRAM）
3.8  虛擬通道存儲動態(tài)隨機存取存儲器（VCM DRAM ）
3.9  先進的DRAM工藝技術(shù)展望
3.9.1  存儲器電容器單元的改進
3.9.2  64 Mb DRAM
3.9.3  256 Mb DRAM
3.10  千兆位DRAM等比例縮小問題和結(jié)構(gòu)
3.11  多電平存儲的動態(tài)隨機存取存儲器（MLDRAM）
3.12  絕緣體基外延硅動態(tài)隨機存取存儲器（SOI DRAM）
參考文獻
第4章  專用DRAM結(jié)構(gòu)與設(shè)計
4.1  視頻RAM（VRAM）
4.2  同步顯存（SGRAM）
4.2.1  64 M位的DDR SGRAM
4.2.2  256兆位的DDR快速周期RAM（FCRAM）
4.3  Rambus技術(shù)概述
4.3.1  直接RDRAM技術(shù)
4.3.2  以直接Rambus存儲系統(tǒng)為基礎(chǔ)的設(shè)計
4.4  同步鏈接DRAM（SLDRAM）
4.4.1  SLDRAM 標準
4.4.2  SLDRAM結(jié)構(gòu)和功能總述
4.4.3  SLDRAM（舉例）
4.5  3-D RAM
4.5.1  像素ALU操作
4.6  存儲系統(tǒng)設(shè)計思路
參考文獻
第5章  先進的不揮發(fā)存儲器設(shè)計與技術(shù)
5.1  不揮發(fā)存儲器進展
5.1.1  介紹
5.1.2  串行EEPROM
5.1.3  快閃存儲器的發(fā)展
5.2  浮柵單元工作原理和操作
5.2.1  浮柵單元工作原理
5.2.2  電荷輸運機制
5.3  不揮發(fā)存儲器單元和陣列設(shè)計
5.3.1  UV-EPROM（或EPROM）單元
5.3.2  EEPROM單元
5.3.3  快閃存儲器單元
5.3.4  快閃存儲器單元的基本操作和工藝
5.3.5  快閃EEPROM技術(shù)的發(fā)展
5.4  快閃存儲器體系結(jié)構(gòu)
5.4.1  NOR快閃存儲器
5.4.2   NAND快閃存儲器
5.4.3  DINOR體系結(jié)構(gòu)的快閃存儲器
5.4.4  AND體系結(jié)構(gòu)的快閃存儲器
5.4.5  特種快閃存儲器
5.5  多電平不揮發(fā)存儲器
5.5.1  多電平NOR快閃存儲器
5.5.2  多電平NAND快閃存儲器
5.5.3  多電平AND快閃存儲器
5.6  快閃存儲器的可靠性問題
5.6.1  EPROM/EEPROM中一般的失效機制
5.6.2  快閃存儲器的可靠性
5.7  鐵電存儲器
5.7.1  技術(shù)回顧
5.7.2  鐵電材料和存儲器設(shè)計
5.7.3  兆位級的FRAM
5.7.4   鏈式FRAM（Chain FRAM，CFRAM）
5.7.5  金屬鐵電半導體場效應(yīng)晶體管
5.7.6  FRAM的可靠性問題
參考文獻
第6章  嵌入式存儲器的設(shè)計與應(yīng)用
6.1  嵌入式存儲器的發(fā)展
6.2  高速緩沖存儲器的設(shè)計
6.2.1  DSP中高速緩存體系結(jié)構(gòu)的實現(xiàn)（舉例）
6.3  嵌入式SRAM和DRAM的設(shè)計
6.3.1  嵌入式SRAM宏單元
6.3.2  嵌入式DRAM宏單元
6.4  合并處理器的DRAM體系結(jié)構(gòu)
6.5  采用嵌入式邏輯體系結(jié)構(gòu)的DRAM工藝
6.5.1  嵌入DRAM核的模塊
6.5.2  采用嵌入式DRAM的多媒體加速器
6.5.3  智能RAM（IRAM）
6.5.4  計算RAM
6.6  嵌入式EEPROM和flash存儲器
6.7  存儲器卡及其多媒體應(yīng)用
6.7.1  存儲器卡
6.7.2  單片flash盤
參考文獻
第7章  未來的存儲器方向：兆字節(jié)到兆兆字節(jié)
7.1  將來的存儲器發(fā)展
7.2  磁阻隨機存取存儲器（MRAM）
7.2.1  MRAM技術(shù)發(fā)展和權(quán)衡
7.2.2  MRAM 單元和結(jié)構(gòu)
7.2.3  256 K/1 Mb GMRAM
7.2.4  多值MRAM
7.3  諧振隧道二極管為基的存儲器
7.3.1  諧振隧道二極管理論
7.3.2  隧道SRAM(TSRAM)單元設(shè)計
7.3.3  RTD為基的存儲器系統(tǒng)（例子）
7.4  單電子存儲器
7.4.1  單電子器件理論
7.4.2  單電子存儲器特性和結(jié)構(gòu)
7.4.3  單電子器件制造技術(shù)
7.4.4  納米晶體存儲器器件
7.5  相變非易失性存儲器
7.6  質(zhì)子非易失性存儲器
7.7  其他存儲器技術(shù)的發(fā)展（例子）
7.7.1  晶閘管為基的SRAM（T-RAM）
7.7.2  按內(nèi)容編址只讀存儲器（CAROM）
7.7.3  納米存儲器
7.7.4  固態(tài)全息存儲器
參考文獻