可編程邏輯器原理與程序設(shè)計(jì)

定　價(jià)：￥29.00

作　者：	王志鵬編著
出版社：	國(guó)防工業(yè)出版社
叢編項(xiàng)：
標(biāo)　簽：	可編程控制器

購買這本書可以去

ISBN：	9787118036725	出版時(shí)間：	2005-01-01	包裝：	膠版紙
開本：	26cm	頁數(shù)：	331	字?jǐn)?shù)：

內(nèi)容簡(jiǎn)介

　　目前，大規(guī)模和超大規(guī)模的可編程邏輯器件得到了越來越廣泛的實(shí)際應(yīng)用。對(duì)它們的設(shè)計(jì)采用的是計(jì)算機(jī)輔助設(shè)計(jì)技術(shù)，使電子系統(tǒng)的研制時(shí)間大大縮短，特別是系統(tǒng)可編程邏輯器件，可以在不改變硬件設(shè)置的情況下，在現(xiàn)場(chǎng)對(duì)系統(tǒng)進(jìn)行組態(tài)，并可實(shí)現(xiàn)電子系統(tǒng)的遙控升級(jí)。集成電路技術(shù)和計(jì)算機(jī)輔助技術(shù)的迅猛發(fā)展改變了電子系統(tǒng)的傳統(tǒng)設(shè)計(jì)方法，它使電子設(shè)計(jì)自動(dòng)化（EDA）和電子系統(tǒng)設(shè)計(jì)自動(dòng)化（ESDA）成為現(xiàn)代電子系統(tǒng)設(shè)計(jì)和制造中的主要技術(shù)手段，使電子系統(tǒng)的設(shè)計(jì)從傳統(tǒng)的單純硬件設(shè)計(jì)方法變成為計(jì)算機(jī)軟硬件協(xié)同設(shè)計(jì)的方法，由此可設(shè)計(jì)制造出實(shí)現(xiàn)各種功能的專用集成電路（ASIC）。隨著電子技術(shù)的發(fā)展，芯片的復(fù)雜程度越來越高，人們對(duì)數(shù)萬門乃至數(shù)百萬門的電路設(shè)計(jì)的要求也越來越多。僅僅依靠原理圖輸入方式已經(jīng)不能滿足設(shè)計(jì)人員的要求，采用硬件描述語言HDL的設(shè)計(jì)方式就應(yīng)運(yùn)而生。設(shè)計(jì)工作從行為、功能級(jí)開始，并向著設(shè)計(jì)的高層次發(fā)展。這樣，就出現(xiàn)了第三代EDA技術(shù)，其特點(diǎn)就是高層次設(shè)計(jì)的自動(dòng)化（HLDA，HighLevelDesignAutomation）。第三代EDA系統(tǒng)中除了引人硬件描述語言：：VHDL語言，還引入了行為綜合和邏輯綜合工具。采用較高的抽象層次進(jìn)行設(shè)計(jì)，并按層次方法進(jìn)行管理，這樣就能大大提高處理復(fù)雜設(shè)計(jì)的能力，縮短設(shè)計(jì)周期。綜合優(yōu)化工具的采用使芯片的品質(zhì)獲得了優(yōu)化，因此第三代EDA系統(tǒng)得到了迅速的推廣。本書假定讀者都已經(jīng)了解數(shù)字硬件設(shè)計(jì)的基本知識(shí)，并熟悉如C語言等高級(jí)編程語言。對(duì)VHDL有初步了解的讀者，閱讀本書之后將會(huì)產(chǎn)生較好的效果。讀者在閱讀本書的某些章節(jié)時(shí)，必須事先分別對(duì)80C51單片機(jī)、ATA（ATAPl）總線操作和PCI總線操作有充分的了解。本書是VHDL用于數(shù)字電路設(shè)計(jì)的中高級(jí)讀本，實(shí)用性強(qiáng)是本書的一個(gè)鮮明特色。書中通過大量實(shí)例介紹了該語言的基本內(nèi)容和結(jié)構(gòu)以及利用該語言在各種層次上對(duì)數(shù)字系統(tǒng)的建模方法，而且它對(duì)實(shí)際數(shù)字系統(tǒng)設(shè)計(jì)也極有幫助。可編程邏輯器件及EDA技術(shù)的學(xué)習(xí)和應(yīng)用在國(guó)外已經(jīng)相當(dāng)普及。但與國(guó)外相比，我國(guó)尚有較大差距。為了適應(yīng)電子系統(tǒng)設(shè)計(jì)技術(shù)的發(fā)展，培養(yǎng)電子科技人才，本書對(duì)原數(shù)字邏輯電路方面的內(nèi)容做了較大改變，除了講述必要的數(shù)字邏輯設(shè)計(jì)原理的基礎(chǔ)知識(shí)外，對(duì)小規(guī)模電路的內(nèi)容作丁精簡(jiǎn)，加強(qiáng)了中大規(guī)模組件方面的內(nèi)容，特別是對(duì)系統(tǒng)可編程邏輯器件的編程及使用做了較詳細(xì)的介紹，使讀者能掌握具體技術(shù)。書中通過大量的實(shí)例介紹了該語言的基本內(nèi)容和結(jié)構(gòu)，這些實(shí)例不僅對(duì)讀者掌握語言本身和建模方法有很大的幫助，而且對(duì)實(shí)際數(shù)字系統(tǒng)設(shè)計(jì)也有幫助。希望此書的出版對(duì)推動(dòng)我國(guó)集成電路設(shè)計(jì)水平的提高有所促進(jìn)，對(duì)高等學(xué)校的教學(xué)和課程改革有所幫助。由于作者水平有限，加之時(shí)間倉促，書中難免存在錯(cuò)誤和不足，敬請(qǐng)廣大讀者予以批評(píng)指正。

作者簡(jiǎn)介

暫缺《可編程邏輯器原理與程序設(shè)計(jì)》作者簡(jiǎn)介

圖書目錄

第一章電路信號(hào)與晶體管
1. 1 模擬電路系統(tǒng)
1. 1. 1 系統(tǒng)
1. 1. 2 信號(hào)及其頻譜
1. 1. 3 模擬信號(hào)和數(shù)字信號(hào)
1. 2 放大電路的基本知識(shí)
1. 2. 1 模擬信號(hào)放大
1. 2. 2 放大電路模型
1. 2. 3 放大電路的主要性能指標(biāo)
1. 3 數(shù)字邏輯電路
1. 3. 1 概述
1. 3. 2 數(shù)字電路的特點(diǎn)
1. 3. 3 數(shù)字電路的基本邏輯關(guān)系
1. 3. 4 數(shù)字電路與邏輯設(shè)計(jì)的基本方法
1. 4 數(shù)字信號(hào)和數(shù)字電路
1. 5 半導(dǎo)體及晶體管
1. 5. 1 半導(dǎo)體
1. 5. 2 本征半導(dǎo)體
1. 5. 3 雜質(zhì)半導(dǎo)體
1. 5. 4 PN結(jié)
1. 6 晶體二極管
1. 6. 1 二極管的伏安特性曲線分析
1. 6. 2 晶體三極管
1. 6. 3 晶體管共發(fā)射極的特性曲線及主要參數(shù)
1. 7 場(chǎng)效應(yīng)管晶體管
1. 7. 1 場(chǎng)效應(yīng)管特點(diǎn)
1. 7. 2 結(jié)型場(chǎng)效應(yīng)管
1. 7. 3 絕緣柵場(chǎng)效應(yīng)管
第二章放大器與放大電路
2. 1 放大器的基本概念
2. 1. 1 放大器的用途和分類
2. 1. 2 放大器主要性能指標(biāo)
2. 2 基本放大器
2. 2. 1 基本放大器電路組成和工作原理
2. 2. 2 放大器的兩種工作狀態(tài)
2. 2. 3 放大器的直流通路和交流通路
2. 3 放大器的三種組態(tài)
2. 3. 1 共基極電路
2. 3. 2 共集電極電路射極輸出器
2. 4 集成運(yùn)算放大器
2. 4. 1 集成運(yùn)放的發(fā)展史
2. 4. 2 集成電路的特點(diǎn)
2. 4. 3 組成方框圖
2. 4. 4 工作原理
2. 5 集成運(yùn)放的主要參數(shù)
2. 5. 1 輸入直流參數(shù)
2. 5. 2 差模特性參數(shù)
2. 5. 3 共模特性參數(shù)
2. 5. 4 其他參數(shù)
2. 6 理想運(yùn)放及三種基本輸入方式
2. 6. 1 理想運(yùn)放模型
2. 6. 2 理想運(yùn)放工作在線性區(qū)時(shí)的結(jié)論
2. 6. 3 理想運(yùn)放工作在非線性區(qū)時(shí)的結(jié)論
2. 7 反饋的基本概念與分類
2. 7. 1 反饋的定義
2. 7. 2 反饋的分類
2. 7. 3 反饋放大電路方框圖
2. 7. 4 負(fù)反饋的四種組態(tài)
2. 8 負(fù)反饋電路的改善
2. 8. 1 提高穩(wěn)定性
2. 8. 2 減小非線性失真
2. 8. 3 頻帶擴(kuò)展
2. 8. 4 負(fù)反饋的影響
第三章電子系統(tǒng)概述及可編程邏輯器件
3. 1 概述
3. 1. 1 電子系統(tǒng)
3. 1. 2 有代表性的電子系統(tǒng)
3. 1. 3 電子系統(tǒng)的設(shè)計(jì)
3. 1. 4 電子系統(tǒng)設(shè)計(jì)的一般步驟
3. 1. 5 設(shè)計(jì)文檔的作用
3. 2 數(shù)字電路中的邏輯器件
3. 2. 1 PLD概述
3. 2. 2 基本門電路的PLD表示方式
3. 2. 3 PLD電路表示法
3. 3 可編程陣列邏輯器件
3. 3. 1 現(xiàn)場(chǎng)可編程邏輯陣列器件
3. 3. 2 PAL器件的基本結(jié)構(gòu)
3. 3. 3 PAL器件的輸出和反饋結(jié)構(gòu)
3. 3. 4 PAL器件編號(hào)與典型PAL器件介紹
3. 3. 5 PAL器件的應(yīng)用
3. 4 通用邏輯陣列器件
3. 4. 1 GAL器件的基本類型
3. 4. 2 PAL型GAL器件
3. 5 片上系統(tǒng) SOC 的設(shè)計(jì)流程
3. 6 電子設(shè)備熱設(shè)計(jì)
3. 6. 1 功率器件的散熱
3. 6. 2 可靠性設(shè)計(jì)
第四章微型計(jì)算機(jī)應(yīng)用系統(tǒng)設(shè)計(jì)
4. 1 微型計(jì)算機(jī)的系統(tǒng)板組成
4. 2 PC／AT總線與時(shí)序
4. 2. 1 總線周期
4. 2. 2 PC／AT總線結(jié)構(gòu)
4. 3 系統(tǒng)存儲(chǔ)器空間和I／O地址分配
4. 3. 1 存儲(chǔ)器空間分配
4. 3. 2 I／O地址分配
4. 4 PC／AT系統(tǒng)的I／O通道
4. 5 系統(tǒng)接口部件
4. 5. 1 并行I／O接口
4. 5. 2 定時(shí)／計(jì)數(shù)器8254
4. 5. 3 中斷控制
4. 6 外部設(shè)備接口
4. 6. 1 鍵盤接口
4. 6. 2 視頻顯示接口
4. 6. 3 打印機(jī)并行接口
4. 6. 4 磁盤驅(qū)動(dòng)器接口
4. 6. 5 異步串行通信接口
第五章智能型電子系統(tǒng)的設(shè)計(jì)
5. 1 概述
5. 1. 1 智能型電子系統(tǒng)的描述
5. 1. 2 典型微型計(jì)算機(jī)應(yīng)用系統(tǒng)的組成與分類
5. 1. 3 微型計(jì)算機(jī)系統(tǒng)組成和接口擴(kuò)展部分
5. 1. 4 微型計(jì)算機(jī)應(yīng)用系統(tǒng)設(shè)計(jì)內(nèi)容
5. 1. 5 微型計(jì)算機(jī)實(shí)用器件與電路介紹
5. 2 智能型電子系統(tǒng)設(shè)計(jì)方法與過程
5. 2. 1 系統(tǒng)設(shè)計(jì)方法
5. 2. 2 微機(jī)應(yīng)用系統(tǒng)硬件設(shè)計(jì)與調(diào)試原則
5. 2. 3 微機(jī)應(yīng)用系統(tǒng)軟件開發(fā)
5. 3 單片機(jī)應(yīng)用系統(tǒng)設(shè)計(jì)
5. 3. 1 單片機(jī)基本系統(tǒng)設(shè)計(jì)
5. 3. 2 單片機(jī)系統(tǒng)擴(kuò)展
5. 3. 3 應(yīng)用系統(tǒng)通道設(shè)計(jì)
第六章硬件描述語言
6. 1 硬件描述語言HDL
6. 2 硬件描述語言的優(yōu)點(diǎn)
6. 3 VHDL語言程序的結(jié)構(gòu)
6. 3. 1 VHDL語言程序設(shè)計(jì)的基本單元
6. 3. 2 VHDL語言程序設(shè)計(jì)的基本構(gòu)成
6. 3. 3 VHDL語言程序的數(shù)據(jù)對(duì)象
6. 3. 4 VHDL數(shù)據(jù)類型
6. 3. 5 VHDL語言的運(yùn)算操作符
6. 3. 6 VHDL語言構(gòu)造體的描述方式
6. 3. 7 VHDL語言的主要描述語句
6. 3. 8 基本電路設(shè)計(jì)實(shí)例
6. 4 ABEL硬件描述語言
6. 4. 1 用戶源文件的基本結(jié)構(gòu)
6. 4. 2 模塊開頭語句
6. 4. 3 標(biāo)志語句
6. 4. 4 標(biāo)題語句
6. 4. 5 聲明語句
6. 4. 6 邏輯描述語句
6. 4. 7 測(cè)試矢量語句
6. 4. 8 結(jié)束語句
6. 5 ABEL語言的語法規(guī)范
6. 5. 1 字符和數(shù)
6. 5. 2 字符和數(shù)的使用語法規(guī)則
6. 5. 3 運(yùn)算符. 表達(dá)式與方程式
6. 5. 4 輸出使能控制語句
6. 6 ABEL語言處理程序簡(jiǎn)介
6. 7 編寫測(cè)試矢量技巧
第七章 MAX plus II簡(jiǎn)介
7. 1 MAX plus II系統(tǒng)簡(jiǎn)介
7. 2 MAX plus II設(shè)計(jì)入門
7. 2. 1 設(shè)計(jì)輸入
7. 2. 2 編譯設(shè)計(jì)項(xiàng)目
7. 2. 3 設(shè)計(jì)校驗(yàn)
7. 2. 4 器件編程
7. 3 MAX plus II系統(tǒng)設(shè)計(jì)技巧
7. 3. 1 創(chuàng)建元件符號(hào)
7. 3. 2 元件庫使用
7. 3. 3 宏向?qū)?br />第八章 VHDL程序舉例
8. 1 時(shí)序邏輯電路
8. 1. 1 用狀態(tài)機(jī)實(shí)現(xiàn)的計(jì)數(shù)器
8. 1. 2 模16計(jì)數(shù)器使用JK
8. 1. 3 帶load. clr功能的寄存器
8. 1. 4 8位大小比較器
8. 1. 5 地址譯碼器
8. 2 其他舉例
8. 2. 1 電子密碼鎖控制電路
8. 2. 2 數(shù)字鐘設(shè)計(jì)
8. 2. 3 一個(gè)簡(jiǎn)單的UART
8. 2. 4 布斯乘法器
8. 2. 5 偽隨機(jī)比特發(fā)生器
8. 2. 6 步進(jìn)電機(jī)控制器