TMS320C28x系列DSP的CPU與外設(shè)（下）

第11章 事件管理器（EV） 272
11.1 事件管理器功能概述 272
11.1.1 事件管理器功能 272
11.1.2 EV的增強(qiáng)特性 278
11.1.3 事件管理器的寄存器地址 278
11.1.4 通用目的（GP）定時(shí)器 280
11.1.5 使用GP定時(shí)器產(chǎn)生PWM輸出 292
11.1.6 全比較單元 292
11.2 PWM電路 295
11.2.1 有比較單元的PWM電路 295
11.2.2 PWM信號的產(chǎn)生 299
11.2.3 空間向量PWM 301
11.3 捕捉單元 305
11.3.1 捕捉單元概述 305
11.3.2 捕捉單元的操作 306
11.3.3 捕捉單元的FIFO堆棧 307
11.3.4 捕捉中斷 308
11.3.5 正交編碼脈沖電路（QEP） 308
11.4 事件管理器的中斷 310
11.4.1 事件管理器中斷概述 310
11.4.2 EV中斷請求和服務(wù) 311
11.5 事件管理器的寄存器 312
11.5.1 寄存器概述 312
11.5.2 定時(shí)器寄存器 312
11.5.3 比較控制寄存器 319
11.5.4 比較行為控制寄存器 324
11.5.5 捕捉單元寄存器 326
11.5.6 事件管理器中斷標(biāo)志寄存器 332
11.5.7 事件管理器控制寄存器 342
11.5.8 寄存器位設(shè)置的區(qū)別 344
第12章 模-數(shù)轉(zhuǎn)換器（ADC） 349
12.1 ADC模塊的特點(diǎn) 349
12.2 自動(dòng)轉(zhuǎn)換序列發(fā)生器的工作原理 351
12.2.1 序列采樣模式 352
12.2.2 并發(fā)采樣模式 352
12.2.3 并發(fā)采樣雙序列發(fā)生器模式舉例 355
12.2.4 并發(fā)采樣級聯(lián)序列發(fā)生器模式舉例 356
12.3 連續(xù)自動(dòng)序列化模式 357
12.3.1 序列發(fā)生器啟動(dòng)/停止模式 359
12.3.2 并發(fā)采樣模式 360
12.3.3 輸入觸發(fā)描述 361
12.3.4 序列轉(zhuǎn)換過程中的中斷操作 361
12.4 ADC時(shí)鐘預(yù)定標(biāo)器 363
12.5 低功耗方式 364
12.6 加電順序 364
12.7 序列發(fā)生器的替換特性 364
12.8 ADC寄存器 365
12.8.1 ADC控制寄存器 365
12.8.2 最大轉(zhuǎn)換通道寄存器 371
12.8.3 自動(dòng)序列狀態(tài)寄存器 372
12.8.4 ADC狀態(tài)和標(biāo)志寄存器 374
12.8.5 ADC輸入通道選擇序列控制寄存器 375
12.8.6 ADC轉(zhuǎn)換結(jié)果緩沖寄存器 376
第13章 32位CPU定時(shí)器0/1/2 377
13.1 CPU定時(shí)器的結(jié)構(gòu)與工作原理 377
13.2 CPU定時(shí)器的寄存器 378
13.2.1 定時(shí)器計(jì)數(shù)器寄存器 379
13.2.2 定時(shí)器計(jì)數(shù)器寄存器高位 379
13.2.3 定時(shí)器周期寄存器 379
13.2.4 定時(shí)器周期寄存器 380
13.2.5 定時(shí)器控制寄存器 380
13.2.6 定時(shí)器預(yù)定標(biāo)計(jì)數(shù)器低位 381
13.2.7 定時(shí)器預(yù)定標(biāo)計(jì)數(shù)器高位 382
第14章 多通道緩沖串行口（McBSP） 383
14.1 概述 383
14.1.1 McBSP介紹 383
14.1.2 寄存器一覽 386
14.1.3 McBSP操作 387
14.1.4 McBSP的采樣率發(fā)生器 397
14.1.5 McBSP的意外/出錯(cuò)情況 405
14.2 多通道選擇模式 412
14.2.1 通道、模塊、分區(qū) 412
14.2.2 A-bis模式 419
14.2.3 SPI協(xié)議 420
14.3 配置接收器和發(fā)送器 427
14.3.1 接收器配置 427
14.3.2 發(fā)送器配置 442
14.4 仿真和復(fù)位事項(xiàng) 458
14.4.1 McBSP仿真模式 458
14.4.2 數(shù)據(jù)打包實(shí)例 461
14.4.3 GPIO功能 463
14.5 McBSP的FIFO和中斷 463
14.5.1 McBSP的FIFO概述 463
14.5.2 FIFO模式下McBSP的功能性與局限性 464
14.5.3 McBSP的FIFO操作 465
14.5.4 McBSP接收中斷的產(chǎn)生 467
14.5.5 McBSP發(fā)送中斷的產(chǎn)生 468
14.5.6 McBSP FIFO 寄存器的說明 470
14.6 McBSP寄存器 474
14.6.1 數(shù)據(jù)接收和發(fā)送寄存器 474
14.6.2 串行口控制寄存器（SPCR1和SPCR2） 476
14.6.3 接收控制寄存器（RCR1和RCR2） 479
14.6.4 發(fā)送控制寄存器（XCR1和XCR2） 481
14.6.5 采樣率產(chǎn)生器寄存器（SRGR1和SRGR2） 483
14.6.6 多通道控制寄存器（MCR1和MCR2） 485
14.6.7 引腳控制寄存器（PCR） 488
14.6.8 接收通道使能寄存器（RCERA~RCERH） 490
14.6.9 發(fā)送通道使能寄存器（XCERA~XCERH） 493
14.6.10 寄存器總結(jié) 496
第15章 串行外圍接口（SPI） 504
15.1 增強(qiáng)型SPI模塊概述 504
15.2 SPI模塊結(jié)構(gòu)及工作原理 505
15.2.1 SPI模塊信號總結(jié) 505
15.2.2 SPI模塊寄存器概述 507
15.2.3 SPI操作 508
15.2.4 SPI中斷 510
15.2.5 數(shù)據(jù)格式 511
15.2.6 波特率和時(shí)鐘方案 511
15.2.7 復(fù)位的初始化 513
15.2.8 SPI FIFO說明 515
15.3 SPI的寄存器組 517
15.3.1 SPI配置控制寄存器 517
15.3.2 SPI工作控制寄存器 518
15.3.3 SPI狀態(tài)寄存器 520
15.3.4 SPI波特率寄存器 521
15.3.5 SPI仿真緩沖寄存器 522
15.3.6 SPI串行接收緩沖寄存器 522
15.3.7 SPI串行發(fā)送緩沖寄存器 523
15.3.8 SPI串行數(shù)據(jù)寄存器 523
15.3.9 SPI FIFO發(fā)送、接收及控制寄存器 524
15.3.10 SPI優(yōu)先權(quán)控制寄存器 527
15.4 SPI范例波形 528
第16章 串行通信接口（SCI） 532
16.1 增強(qiáng)型SCI模塊概述 532
16.2 SCI模塊結(jié)構(gòu)及工作原理 535
16.2.1 SCI模塊信號總結(jié) 535
16.2.2 多處理器和異步處理模式 536
16.2.3 SCI可編程數(shù)據(jù)格式 536
16.2.4 SCI多處理器通信 537
16.2.5 空閑線多處理器模式 538
16.2.6 地址位多處理器模式 540
16.2.7 SCI通信格式 541
16.2.8 SCI端口的中斷 542
16.2.9 SCI波特率計(jì)算 543
16.2.10 SCI增強(qiáng)型特點(diǎn) 543
16.3 SCI寄存器組 546
16.3.1 SCI模塊寄存器一覽 546
16.3.2 SCI通信控制寄存器 547
16.3.3 SCI控制寄存器1 549
16.3.4 SCI波特率選擇寄存器組 551
16.3.5 SCI控制寄存器2 552
16.3.6 SCI接收狀態(tài)寄存器 553
16.3.7 接收數(shù)據(jù)緩沖寄存器 555
16.3.8 SCI發(fā)送數(shù)據(jù)緩沖寄存器 556
16.3.9 SCI FIFO寄存器組 557
16.3.10 優(yōu)先權(quán)控制寄存器 559
第17章 增強(qiáng)型區(qū)域網(wǎng)絡(luò)控制器（eCAN） 561
17.1 eCAN的結(jié)構(gòu) 561
17.1.1 CAN概述 562
17.1.2 CAN網(wǎng)絡(luò)和模塊 562
17.1.3 eCAN 控制器概述 564
17.1.4 消息對象 567
17.1.5 消息郵箱 567
17.2 eCAN的寄存器 571
17.3 eCAN配置 599
17.3.1 CAN模塊初始化 599
17.3.2 分步配置eCAN 603
17.3.3 遠(yuǎn)程幀郵箱操作 606
17.3.4 中斷 607
17.3.5 CAN功率下降模式 612
第18章 通用輸入/輸出（GPIO）多路復(fù)用器 614
18.1 GPIO多路復(fù)用器 614
18.2 GPIO多路復(fù)用器的寄存器 617
第19章 電氣特性和機(jī)械數(shù)據(jù) 623
19.1 電氣特性 623
19.2 機(jī)械數(shù)據(jù) 659
附錄A 寄存器速查參考 663
附錄A.1 CPU寄存器速查參考 663
A.1.1 訪問CPU寄存器的指令和復(fù)位值 663
A.1.2 寄存器圖解 663
附錄A.2 事件管理器EV寄存器一覽 668
附錄A.3 片內(nèi)ADC寄存器一覽 673
附錄A.4 串行外圍接口SPI寄存器一覽 675
附錄A.5 串行通信接口SCI寄存器一覽 677
附錄A.6 CPU定時(shí)器0/1/2的寄存器一覽 679
附錄A.7 多通道緩沖串行口McBSP寄存器一覽 680
附錄A.8 eCAN寄存器一覽 685
附錄A.9 通用I/O口GPIO寄存器一覽 690
附錄A.10 時(shí)鐘、系統(tǒng)控制及PIE寄存器一覽 690
附錄A.11 片內(nèi)Flash、OTP寄存器一覽 693
附錄A.12 外設(shè)接口XINTF的寄存器一覽 694
附錄B 詞匯表 696
參考文獻(xiàn) 702