電子技術(shù)EDA實(shí)踐教程

第一篇EWB在電路分析中的應(yīng)用
第1章EWB在電路分析中的應(yīng)用
1.1EWB工作軟件介紹
1.1.1EWB工作平臺(tái)簡(jiǎn)介
1.1.2EWB工作平臺(tái)的主要特點(diǎn)
1.1.3EWB的環(huán)境要求
1.2EWB的基本界面
1.2.1EWB的主界面
1.2.2EWB的菜單欄
1.2.3EWB的工具條
1.2.4EWB的元器件庫(kù)
1.3EWB的主要操作
1.3.1電路的設(shè)計(jì)和仿真
1.3.2元器件庫(kù)中元器件的創(chuàng)建和刪除
1.4EWB中虛擬儀器介紹
1.4.1數(shù)字萬(wàn)用表
1.4.2示波器
1.4.3函數(shù)信號(hào)發(fā)生器
1.4.4波特圖繪圖儀.
1.5電路設(shè)計(jì)及分析流程
1.5.1創(chuàng)建電路圖
1.5.2運(yùn)用虛擬儀器觀察實(shí)驗(yàn)結(jié)果
1.6電路分析參考實(shí)驗(yàn)
第二篇Pspice在電子線(xiàn)路中的應(yīng)用
第2章Pspice編程入門(mén)
2.1Pspice的組成及分析步驟
2.2電路描述
2.2.1節(jié)點(diǎn)、元件單位及元件描述的首字母
2.2.2常用無(wú)源器件的描述
2.2.3電源的描述
2.2.4半導(dǎo)體器件的描述
2.3分析指令
2.3.1直流分析指令
2.3.2交流分析指令
2.3.3瞬態(tài)分析(.TRAN)指令
2.3.4傅里葉分析(.FOUR)指令
2.3.5通用參數(shù)掃描分析(.STEP)指令
2.3.6蒙特卡洛分析(.MC)指令
2.3.7溫度分析(.TEMP)指令
2.3.8噪聲分析(.NOISE)指令
2.3.9輸出指令
2.3.10其他功能描述語(yǔ)句
2.3.11電路與庫(kù)函數(shù)
第3章線(xiàn)性電子線(xiàn)路的分析與設(shè)計(jì)
3.1半導(dǎo)體二極管及電路
3.1.1半導(dǎo)體二極管的參數(shù)及溫度對(duì)其伏安特性的影響
3.1.2半導(dǎo)體二極管的開(kāi)關(guān)特性及限幅作用
3.2雙極型晶體管及電路
3.2.1基區(qū)寬度調(diào)制效應(yīng)對(duì)晶體管特性曲線(xiàn)的影響
3.2.2共射放大電路的工作原理
3.3場(chǎng)效應(yīng)晶體管及電路
3.3.1MOS管的襯底效應(yīng)及外加偏壓對(duì)其轉(zhuǎn)移特性和輸出特性的影響
3.3.2MOS管的放大作用
3.4晶體管模擬集成電路中的基本單元電路
3.4.1三種組態(tài)基本放大電路
3.4.2差動(dòng)放大電路
3.4.3多級(jí)放大電路及組合放大單元
3.5MOS模擬集成電路中的基本單元電路；
3.5.1單g1.CMOS放大電路
3.5.2CMOS差動(dòng)放大電路
3.6反饋放大電路
3.6.1負(fù)反饋放大電路的分析與計(jì)算
3.6.2負(fù)反饋放大電路的穩(wěn)定性及相位補(bǔ)償
3.7集成運(yùn)算放大器及基本應(yīng)用電路
3.7.1有源積分電路
3.7.2電壓比較器
第4章非線(xiàn)性電子線(xiàn)路的分析與設(shè)計(jì)；
4.1正弦波振蕩電路
4.1.1LC振蕩器
4.1.2RC振蕩器
4.1.3英晶體管振蕩器
4.1.4負(fù)阻振蕩器
4.2功率放大電路
4.3直流穩(wěn)壓電源
4.4諧振功率放大器
4.5調(diào)制與解調(diào)電路
4.5.1振幅調(diào)制電路
4.5.2混頻電路
4.5.3鑒頻電路
第5章綜合設(shè)計(jì)舉例與實(shí)驗(yàn)
5.1綜合設(shè)計(jì)舉例
5.2實(shí)驗(yàn)
第三篇CPLD／FPGA的設(shè)計(jì)與應(yīng)用
第6章MAX+PLUS..使用指南
6.1MAX+PLUSⅡ的安裝
6.1.1推薦的系統(tǒng)配置
6.1.2MAX+PLUSⅡ的安裝
6.2基于MAX+PLUSⅡ的設(shè)計(jì)
6.2.1建立一個(gè)新項(xiàng)目
6.2.2設(shè)計(jì)輸入
第7章VerilogHDL基礎(chǔ)知識(shí)
7.1硬件描述語(yǔ)言(HDL)概述
7.1.1使用硬件描述語(yǔ)言的必要性
7.1.2VerilogHDL硬件描述語(yǔ)言的發(fā)展歷程
7.1.3VerilogHDL語(yǔ)言的主要能力
7.2程序基本結(jié)構(gòu)
7.2.1模塊
7.2.2邏輯功能的幾種基本描述方法
7.3VerilogHDL語(yǔ)言要素
7.3.1標(biāo)識(shí)符
7.3.2關(guān)鍵字
7.3.3格式
7.3.4注釋
7.3.5數(shù)字與字符串
7.3.6數(shù)據(jù)類(lèi)型
7.3.7參數(shù)
7.3.8運(yùn)算符及表達(dá)式
7.4語(yǔ)句
7.4.1賦值語(yǔ)句
7.4.2條件語(yǔ)句
7.4.3循環(huán)語(yǔ)句
7.4.4過(guò)程語(yǔ)句
7.4.5編譯預(yù)處理語(yǔ)句
7.4.6語(yǔ)句的順序執(zhí)行與并行執(zhí)行
7.5系統(tǒng)任務(wù)和系統(tǒng)函數(shù)
第8章CPLD／FPGA在數(shù)字系統(tǒng)設(shè)計(jì)中的應(yīng)用
8.1常用組合邏輯電路模塊的設(shè)計(jì)
8.2常用時(shí)序電路模塊的設(shè)計(jì)
8.34人電子優(yōu)先搶答器設(shè)計(jì)
8.4智能交通燈控制器設(shè)計(jì)
8.54x4矩陣鍵盤(pán)控制器設(shè)計(jì)
8.6全自動(dòng)電梯控制器設(shè)計(jì)
8.7動(dòng)態(tài)目標(biāo)發(fā)生器設(shè)計(jì)
第四篇MATLAB在信號(hào)系統(tǒng)分析中的應(yīng)用
第9章MATLAB基礎(chǔ)知識(shí)
9.1MATLAB語(yǔ)言概述
9.1.1MATLAB語(yǔ)言的特點(diǎn)
9.1.2MATLAB命令的結(jié)構(gòu)
9.1.3MATLAB的庫(kù)函數(shù)
9.1.4MATLAB*4-的執(zhí)行
9.1.5數(shù)據(jù)的輸入和結(jié)果輸出
9.1.6環(huán)境參數(shù)
9.1.7命令與文件的編輯和建立
9.2MATLAB的基本語(yǔ)法
9.2.1基礎(chǔ)知識(shí)
9.2.2向量
9.2.3數(shù)組運(yùn)算
9.2.4數(shù)學(xué)函數(shù)
9.3繪圖
9.3.1X--Y繪圖
9.3.2圖線(xiàn)形式和顏色
9.4MATLAB使用簡(jiǎn)介
9.5交互式人機(jī)界面介紹
9.6信號(hào)與系統(tǒng)參考實(shí)驗(yàn)
參考文獻(xiàn)