注冊 | 登錄讀書好,好讀書,讀好書!
讀書網(wǎng)-DuShu.com
當(dāng)前位置: 首頁出版圖書科學(xué)技術(shù)計算機/網(wǎng)絡(luò)硬件、外部設(shè)備與維護集成電路設(shè)計基礎(chǔ)

集成電路設(shè)計基礎(chǔ)

集成電路設(shè)計基礎(chǔ)

定 價:¥22.00

作 者: 王志功,沈永朝編著
出版社: 水利電力出版社
叢編項: 21世紀(jì)高等學(xué)校電子信息類教材
標(biāo) 簽: 電路設(shè)計

ISBN: 9787120000141 出版時間: 2004-06-01 包裝: 膠版紙
開本: 26cm 頁數(shù): 251 字?jǐn)?shù):  

內(nèi)容簡介

  本書分為兩大部分。第一部分介紹集成電路的制造材料、基本制造工藝、無源和有源器件相關(guān)的工藝流程、MOSFET特性、采用SPICE的集成電路模擬、集成電路版圖設(shè)計、集成電路的測試與封裝。第二部分介紹CMOS基本電路、靜態(tài)恢復(fù)邏輯電路、靜態(tài)傳輸邏輯電路、動態(tài)恢復(fù)邏輯時序電路、模擬集成電路與模數(shù)混合電路。本書可以作為電子科學(xué)和通信與信息等學(xué)科高年級本科生和碩士生的教材,也可作為集成電路設(shè)計,工程師的參考書。人類已進入信息化社會,硅器時代!過去十多年來,我國信息產(chǎn)業(yè)迅猛發(fā)展,但作為支撐的集成電路產(chǎn)業(yè)卻相對落后。我國目前生產(chǎn)的集成電路只能滿足國內(nèi)市場需求的2%,更重要的是,關(guān)系我國信息安全和信息產(chǎn)業(yè)需求的關(guān)鍵集成電路如計算機的核心芯片CPU,光纖通信系統(tǒng)中的高速電路,Internet的網(wǎng)關(guān)網(wǎng)卡電路,多媒體中的信息處理電路等大多都是從外國進口的。這無疑極大地威脅著我國信息網(wǎng)絡(luò)乃至整個國家的安全,制約著我國微電子工業(yè)乃至整個信息行業(yè)的發(fā)展,限制著我國微電子產(chǎn)品在國內(nèi)外市場上的競爭力。在這樣的形勢下,我國的集成電路的技術(shù)發(fā)展和產(chǎn)業(yè)面臨著巨大的挑戰(zhàn)和機遇。其挑戰(zhàn)來自于以下幾個方面:.世界范圍內(nèi)信息技術(shù)和集成電路技術(shù)的高速發(fā)展;.我國加入WTO后,信息產(chǎn)業(yè)市場開放帶來的外國信息產(chǎn)品的強力推銷.國外信息技術(shù)和集成電路技術(shù)的繼續(xù)壟斷;.我國集成電路工藝和技術(shù)的相對落后;.我國集成電路設(shè)計人才的絕對缺少。事實上,集成電路設(shè)計和制造水平的高低已成為衡量一個國家技術(shù)水平的一個重要標(biāo)準(zhǔn),同時成為一個國家經(jīng)濟實力和國防實力的一個重要標(biāo)志??梢灶A(yù)料,在21世紀(jì)的前半葉,集成電路技術(shù)將會更加迅猛地發(fā)展。在我國,發(fā)展集成電路技術(shù)以加速社會信息化進程、加強國防力量和保證國家安全已經(jīng)刻不容緩。面臨挑戰(zhàn)的同時,我國集成電路設(shè)計和制造技術(shù)的發(fā)展面臨著一個關(guān)鍵的機遇。這種機遇表現(xiàn)在以下幾方面:.國家的高度重視。集成電路設(shè)計與制造已被列為電子信息領(lǐng)域高技術(shù)創(chuàng)新的第一位,大規(guī)模集成電路設(shè)計已作為國家"十五863計劃"重大專項全面實施,系統(tǒng)芯片基礎(chǔ)研究已被列為"國家自然科學(xué)基金"、"十五"計劃的優(yōu)先資助領(lǐng)域,微電子電路設(shè)計已被信息產(chǎn)業(yè)部列為我國"十五"規(guī)劃的重點發(fā)展方向。一場集成電路設(shè)計與制造的大戰(zhàn)役已經(jīng)在我國打響。.國防和國家信息安全對集成電路的迫切需求。.國家信息產(chǎn)業(yè)的高速發(fā)展對集成電路的巨大需求:2年預(yù)計我國Ic市場為5億元,25年將超過2億元。.國內(nèi)外半導(dǎo)體制造現(xiàn)代化工藝線的不斷建設(shè)和擴展,很大程廈上已經(jīng)形成等米下"寺木廣鍋"(等待高技術(shù)含量的電路投入大批制造)或"找米下鍋"的局面。.我國99工程的成功實施和數(shù)條先進(~.我國有數(shù)量龐大、可再塑或盡快培育的、支付費用低的集成電路設(shè)計與制造技術(shù)隊伍和智力資源。我國重點大學(xué)大多都設(shè)有電子、通信、計算機、自動化等學(xué)科,每個學(xué)科每年都招收上百名學(xué)生,這些學(xué)生有很大一部分(全國超過數(shù)萬名)可以通過課程調(diào)整和技術(shù)實踐培養(yǎng)成為集成電路設(shè)計人才。.最近,教育部和科技部正在全國約1所大學(xué)內(nèi)籌建集成電路設(shè)計人才培養(yǎng)基地。在這種形勢下,集成電路設(shè)計人才的培養(yǎng)任務(wù)艱巨,為培養(yǎng)集成電路設(shè)計人才所需要的、這本《集成電路設(shè)計基礎(chǔ)》教材的基礎(chǔ)內(nèi)容來自本書第二作者沈永朝教授1987-1997年為東南大學(xué)無線電系碩士研究生授課用的手稿,稱之為{VLSl分析與設(shè)計》。自1998年始,本書第一作者接任該課程教學(xué),修改和補充了一系列內(nèi)容,特別是補充了概論、集成電路工藝、VHDL語言、邏輯綜合和FPGA、模擬集成電路設(shè)計等內(nèi)容,形成了{VLSI設(shè)計》講義。已按照該講義為1997-2四屆研究生進行了講授。講課過程中發(fā)現(xiàn):①研究生大多在本科階段沒有系統(tǒng)學(xué)習(xí)過集成電路設(shè)計;②當(dāng)前更多需要模擬和模數(shù)混合集成電路設(shè)計人才;③在一個學(xué)期內(nèi)難以兼顧集成電路后端設(shè)計和VLSI前端設(shè)計兩方面的內(nèi)容。所以,我們將原來的{VLSI設(shè)計》講義分成兩門課程。一門稱之為《集成電路設(shè)計基礎(chǔ)》的本教材,但又由第一作者增加了第2-5章和第7-9章的內(nèi)容。另一門沿用《VLSI設(shè)計》,但內(nèi)容集中在前端(或稱頂層)設(shè)計?!都呻娐吩O(shè)計基礎(chǔ)》作為{VLSI設(shè)計》的先修課程?!都呻娐吩O(shè)計基礎(chǔ)》共分15章,大體可分為兩大部分,第1-9章為第一部分,主要討論集成電路設(shè)計的一系列基本知識。第1章追溯了集成電路發(fā)展的歷史,討論了當(dāng)前集成電路設(shè)計和制造的技術(shù)發(fā)展趨勢,討論了無生產(chǎn)線集成電路設(shè)計的有關(guān)問題。第2章介紹了集成電路制造相關(guān)的材料,包括硅、鍺硅、砷化鎵、磷化銦和SOI等半導(dǎo)體材料與材料系統(tǒng),以及絕緣體和金屬導(dǎo)體等。第3章介紹了集成電路制造的基本工藝。第4章介紹了集成電路相關(guān)的無源器件,包括電阻、電容、電感、傳輸線等。第5章介紹了以雙極性硅、HBT、MESFET、HEMT、PMOS、NMOS、CMOS等各種有源元件為代表的集成電路工藝。第6章介紹了當(dāng)前主流工藝器件MOSFET的閾值電壓、體效應(yīng)、溫度、噪聲等基本特性和尺寸按比例縮小后產(chǎn)生的一系列二階效應(yīng)。第7章介紹了采用SPICE進行集成電路模擬的基本技術(shù),對各種輸入語句格式進行了詳細描述。第8章介紹了集成電路版圖設(shè)計的基本過程和知識。第9章簡要敘述了集成電路測試和封裝方面的有關(guān)問題。通過這9章的學(xué)習(xí),可以使讀者能夠基本了解集成電路設(shè)計和制造的全過程,掌握集成電路設(shè)計的基本技術(shù)。因此,這9章可以作為集成電路設(shè)計的基礎(chǔ)知識單獨形成一個教學(xué)單元。本書第二部分包括第1~15章共6章內(nèi)容,主要討論的是CMOS電路設(shè)計的基本技術(shù)。其中,第1章介紹了MOS基本電路,主要是討論MOS傳輸門和反相器電路。第11章討論了CMOS靜態(tài)傳輸邏輯電路,主要內(nèi)容是常規(guī)CMOS傳輸門邏輯和差動開關(guān)晶體管邏輯兩種電路。第12章討論了以全互補標(biāo)準(zhǔn)CMOS、偽NMOS、級聯(lián)電壓開關(guān)和差動錯層CMOS4種CMOS靜態(tài)恢復(fù)邏輯電路。第13章討論了C2MOS、預(yù)充電-放電和多米諾等CMOS動態(tài)恢復(fù)邏輯電路。第14章討論了靜態(tài)與動態(tài)移位寄存器和鎖存器等多種時序電路。第15章討論了放大器、振蕩器''''、數(shù)模和模數(shù)轉(zhuǎn)換器等幾種典型的模擬電路和模擬數(shù)字混合信號集成電路。通過這6章基本電路技術(shù)的學(xué)習(xí),使讀者可在前9章了解集成電路設(shè)計工藝和掌握設(shè)計工具的基礎(chǔ)上,基本掌握CMOS集成電路的基本單元設(shè)計,為更復(fù)雜、規(guī)模更大電路和系統(tǒng)的設(shè)計奠定基礎(chǔ)。本書可以作為電子科學(xué)和通信與信息等學(xué)科高年級本科生和碩士生的教材,也可作為集成電路設(shè)計工程師的參考書。東南大學(xué)射頻與光電集成電路研究所的許多老師和研究生也為兩本教材做出了不同程度的貢獻,在此表示衷心的感謝。鑒于集成電路技術(shù)一方面發(fā)展迅速,另一方面涉及到眾多技術(shù)領(lǐng)域,使得編寫一本既能覆蓋基礎(chǔ)技術(shù),又能跟蹤前沿技術(shù)的教材變得十分困難。我們雖然盡了力,但仍難以達到預(yù)定的目標(biāo)。對于書中的遺漏和錯誤,懇望讀者批評指正。

作者簡介

暫缺《集成電路設(shè)計基礎(chǔ)》作者簡介

圖書目錄

第1章  集成電路設(shè)計概述
  1.1  集成電路(1C)的發(fā)展
  1.2  當(dāng)前國際集成,電路技術(shù)發(fā)展趨勢
  1.3  無生產(chǎn)線集成電路設(shè)計技術(shù)
  1.4  代工工藝
  1.5  芯片工程與多項目晶圓計劃
  1.6  集成電路設(shè)計需要的知識范圍
  1.7  集成電路設(shè)計相關(guān)的參考書、期刊和學(xué)術(shù)會議
第2章  1C制造材料
  2.1  概述
  2.2  硅(Si)
  2.3  砷化鎵(GaAs)
  2.4  磷化銦(inP) 
  2.5  絕緣材料
  2.6金屬材料
  2.7  多晶硅
  2.8  材料系統(tǒng)
  2.8.1  半導(dǎo)體材料系統(tǒng)
  2.8.2  半導(dǎo)體/絕緣體材料系統(tǒng)
  參考文獻
第3章  1C制造工藝
  3.1  外延生長(Epitaxy)
  3.2  掩膜(Mask)的制版工藝
  3.3  光刻(Lithography)
  3.3.1  光刻步驟
  3.3.2  曝光方式
  3.4  刻蝕(Etching)
  3.5  摻雜
  3.6  絕緣層的形成
  3.7  金屬層的形成
  參考文獻
  第4章  無源元件
  4.1  互連線
  4.2  電阻
  4.3  電容
  4.4  電感
  4.4.1  集總電感
  4.4.2  傳輸線電感
  4.5  分布參數(shù)元件
  4.5.1  集總元件和分布元件
  4.5.2  微帶線
  4.5.3  共面波導(dǎo)(CPW)
  4.5.4  傳輸線元件
  參考文獻
第5章  IC有源元件與工藝流程
  5.1  概述
  5.2  雙極性硅工藝
  5.3  HBT工藝
  5,4  MESFET和HEMT工藝
  5.4.1  MESFETs
  5.4.2  HEMT
  5.5  MOS和相關(guān)的VLSI工藝
  5.6  PMOS工藝
  5.6.1  早期的鋁柵工藝
  5.6.2  鋁柵重疊設(shè)計
  5.6.3  自對準(zhǔn)技術(shù)與標(biāo)準(zhǔn)硅工藝
  5.7  NMOS工藝
   5.7.1  了解NMOS工藝的意義
  5.7.2  增強型和耗盡型MOSFET
  5.7.3  E-NMOS工作原理圖
  5.7.4  NMOS工藝流程
  5.8  CMOS工藝
  5.8.1  一層多晶硅P阱CMOS工藝流程
  5.8.2  一層多晶硅兩層金屬N阱CMOS工藝主要步驟
  5.9  BiCMOS工藝
  參考文獻
第6章  MOS場效應(yīng)管特性
  6.1  MOS場效應(yīng)管
  6.1.1  MOS的基本結(jié)構(gòu)
  6.1.2  MOS電容的組成
  6.1.3 MOS電容的計算
  6.2  MOS管的閾值電壓VT
  6.3  影響VT值的四大因素
  6.3.1  材料的功函數(shù)之差
  6.3.2  Si02層中可移動的正離子的影響
  6.3.3  氧化層中固定電荷的影響
  6.3.4  界面勢阱的影響
  6.3.5  綜合以上四大因素后的MOS器件閾值電壓VT
  6.4  體效應(yīng)
  6.5  MOSFET的溫度特性
  6.6  MOSFET的噪聲
  6.7  MOSFET尺寸按比例縮小(Scsling-down)
  6.8  MOS器件的二階效應(yīng)
  6.8.1  L和W的變化
  6.8.2  遷移率的退化
  6.8.3  溝道長度的調(diào)制
  6.8.4  短溝道效應(yīng)引起的門限電壓的變化
  6.8.5  狹溝道引起的門限電壓的變化
  6.8.6  第二柵現(xiàn)象
  6.8.7  電離化
  參考文獻
第7章  采用SPlCE的集成電路模擬
  7.1  集成電路計算機輔助電路模擬程序SPICE
  7.2  采用SPICE的電路設(shè)計流程
  7.3  電路元件的SPICE輸入語句格式
  7.3.1  標(biāo)題、結(jié)束和注釋語句
  7.3.2  基本元件語句
  7.3.3  半導(dǎo)體器件
  7.3.4  模型語句
  7.3.5  子電路描述語句
  7.4  電路特性分析指令與控制語句
  7.4.1  分析語句—
  7.4.2  分析控制語句
  7.5  SPIC正電路輸入文件舉例
  7.6  SPICE格式的電路圖(Schemeic)編輯
  7.7  SPICE應(yīng)用經(jīng)驗
  參考文獻
第8章  1C版圖設(shè)計
  8.1  工藝流程的定義
  8.2  版圖設(shè)計規(guī)則
  8.3  圖元(1nstances)
  8.4  版圖設(shè)計
  8.5  版圖檢查
  8.6  版圖數(shù)據(jù)的提交
  參考文獻
第9章  集成電路的測試和封裝
  9.1  芯片在晶圓上的測試
  9.2  芯片載體
  9.3  芯片綁定
  9.4  高速芯片封裝
  9.5  混合集成與微組裝技術(shù)
  參考文獻
  第10章  MOS基本電路
  10.1  傳輸門
  10.I.1  NMOS傳輸門
  10.1.2  PMOS傳輸門
  10.1.3  CMOS傳輸門
  10.2  傳輸門的連接
  10.2.1  串聯(lián)
  10.2.2  并聯(lián)
  10.2.3  串并聯(lián)
  10.3  NMOS反相器
  10.4  NMOS反相器負載電阻的選擇
  10.4.1  純電阻負載兄
  10.4.2  飽和增強型負載
  10.4.3  耗盡型負載
  10.5  CMOS反相器
  10.5.1  電路圖
  10.5.2  轉(zhuǎn)移特性
  10.5.3  CMOS反相器的瞬態(tài)特性
  10.6  反相器的時延-功耗乘積
  參考文獻
第11章  CMOS靜態(tài)傳輸邏輯電路
  11.1  常規(guī)CMOS傳輸門邏輯電路
  11.2  CMOS差動開關(guān)晶體管邏輯(DPTL)電路
第12章  CMOS靜態(tài),咴復(fù)邏輯電路
  12.1  引言
  12.2  全互補標(biāo)準(zhǔn)CMOS邏輯電路
  12.3  偽NMOS邏輯電路
  12.4  級聯(lián)電壓開關(guān)邏輯(CVSL)電路
  12.5  差動錯層CMOS邏輯(DSL)電路
  12.5.1  DSL電路的工作原理
  12.5.2  DSL電路的實用化
第13章  CMOS動態(tài),恢復(fù)邏輯電路
  13.1  CMOS電路
  13.2  預(yù)充電—放電邏輯
  13.2.1  貝爾實驗室對動態(tài)電路的研究
  13.2.2  預(yù)充電—放電邏輯
  13.3  預(yù)充電技術(shù)的改進,多米諾邏輯(DominoLogic)電路
  13.4  多米諾邏輯(DominoLogic)電路的發(fā)展
  13.5  邏輯樹中的寄生現(xiàn)象
  13.6  多輸出多米諾邏輯電路
第14章  時序電路
  14.1  記憶元件
  14.1.1  靜態(tài)記憶元件
  14.1.2  動態(tài)記憶元件
  14.2  移位寄存器和鎖存器
  14.2.1  靜態(tài)主從式移位寄存器
  t4.2.2  動態(tài)移位寄存器
  14.2.3  DFF
  14.2.4  C2MOS移位寄存器
  14.2.5  精簡的DFF
  14.2.6  小結(jié)
  14.3  半靜態(tài)鎖存器(Latch)和DFF
  14.3.1  鎖存機理
  14.3.2  各種形式的半靜態(tài)鎖存器
  14.4  動態(tài)鎖存器
  14.4.1  反饋與鎖存
  14.4.2  刷新與鎖存
  14.4.3  動態(tài)鎖存器
  14.4.4  各種變形
  14.4.5  與半靜態(tài)鎖存器比較
  14.5  靜態(tài)觸發(fā)器
  14.6  半靜態(tài)觸發(fā)器
  14.6.1  具有置位、復(fù)位功能的半靜態(tài)觸發(fā)器
  14.6.2  鏈?zhǔn)桨雱討B(tài)鎖存器
  14.7  RS網(wǎng)絡(luò)
  14.8  單相動態(tài)邊沿觸發(fā)寄存器
  14.8.1  UCLA開發(fā)的單相動態(tài)觸發(fā)器
  14.9  流水線邏輯結(jié)構(gòu)’
  14.10  真單相時鐘電路——TSPC
  14.10.1  主要出現(xiàn)在C2MOS電路中
  14.10.2  TPSC-1電路
  14.11  通用處理系統(tǒng)
第15章  模擬集成電路與模數(shù)混合集成電路
  15.1  放大器
  15.1.1  小信號放大器
  15.1.2  限幅放大器
  15.1.3  運算放大器
  15.2  振蕩器(OscUlator)
  15.2.1  多諧振蕩器(Muldvibrator)
  15.2.2環(huán)形振蕩器(RingOscillator)
  15.3  數(shù)模轉(zhuǎn)換器(DAC)
  15.4  模數(shù)轉(zhuǎn)換器(ADC)
  參考文獻
附錄A
附錄B
附錄C
附錄D

本目錄推薦

掃描二維碼
Copyright ? 讀書網(wǎng) www.talentonion.com 2005-2020, All Rights Reserved.
鄂ICP備15019699號 鄂公網(wǎng)安備 42010302001612號