數(shù)字邏輯電路

緒論
0.1 數(shù)字邏輯電路的發(fā)展
0.2 模擬量和數(shù)字量
0.3 數(shù)字邏輯電路
0.4 數(shù)字邏輯電路和特點和研究方法
第1章 數(shù)制與編碼
1.1 數(shù)制
1.2 數(shù)制轉(zhuǎn)換
1.3 二進制編碼
1.4 本章小結(jié)
1.5 習題
第2章 邏輯函數(shù)及其簡化
2.1 邏輯代數(shù)
2.2 邏輯函數(shù)的簡化
2.3 本章小結(jié)
2.4 習題
第3章 集成邏輯門
3.1 晶體管的邏輯門
3.2 TTL集成邏輯門
3.3 CMOS電路
3.4 本章小結(jié)
3.5 習題
第4章 組合邏輯電路
4.1 組合邏輯電路分析
4.2 組合邏輯電路設計
4.3 組合邏輯電路的冒險現(xiàn)象
4.4 本章小結(jié)
4.5 習題
第5章 集成觸發(fā)器
5.1 基本觸發(fā)器
5.2 鐘控觸發(fā)器
5.3 主從觸發(fā)器
5.4 邊沿觸發(fā)器
5.5 本章小結(jié)
5.6 習題
第6章 時序邏輯電路
6.1 時序邏輯電路概述
6.2 時序邏輯電路分析
6.3 同步時序邏輯電路設計
6.4 序列信號發(fā)生器
6.5 本章小結(jié)
6.6 習題
第7章 半導體存儲器和可編程邏輯器件
7.1 概述
7.2 半導體存儲器
7.3 可編程邏輯器件
7.4 編程邏輯器件的設計
7.5 本章小結(jié)
7.6 習題
第8章 脈沖單元電路
8.1 脈沖信號與脈沖電路
8.2 集成門構成的脈沖單元電路
8.3 555定時器及其應用
8.4 本章小結(jié)
8.5 習題
第9章 模數(shù)轉(zhuǎn)換器和數(shù)模轉(zhuǎn)換器
9.1 轉(zhuǎn)換系統(tǒng)
9.2 數(shù)模轉(zhuǎn)換器（DAC）
9.3 模數(shù)轉(zhuǎn)換器（ADC）
9.4 本章小結(jié)
9.5 習題
第10章 VHDL語言與數(shù)字邏輯電路設計
10.1 VHDL語言程序結(jié)構
10.2 VHDL語言的數(shù)據(jù)類型和操作符
10.3 VHDL語言的描述方式及主要描述語句
10.4 數(shù)字邏輯基本電路的設計
10.5 本章小結(jié)
10.6 習題
附錄 Electronics Workbench（電子工作臺）使用簡介
參考文獻