邏輯設計與數(shù)字系統(tǒng)（下清華大學信息科學技術學院教材）

定　價：￥28.00

作　者：	劉寶琴，羅嶸，王德生編著
出版社：	清華大學出版社
叢編項：	信息與通信工程系列
標　簽：	數(shù)字邏輯

購買這本書可以去

ISBN：	9787302106906	出版時間：	2005-06-01	包裝：	平裝
開本：	23cm	頁數(shù)：	295	字數(shù)：

內(nèi)容簡介

　　本書分為上、下兩冊，共18章，上冊包括第1～10章，主要內(nèi)容有：數(shù)制與編碼、邏輯代數(shù)、集成邏輯電路、組合邏輯電路的分析與設計、鎖存器和觸發(fā)器、常見的時序邏輯電路、同步時序邏輯電路與脈沖型異步時序電路的分析與設計、存儲器和可編程邏輯器件，以及面向綜合的VHDL設計描述。下冊包括第11～18章，主要內(nèi)容有：電位型異步時序邏輯電路的分析與設計、運算電路、數(shù)字系統(tǒng)設計基礎、特殊存儲器、可測性設計、邏輯仿真、面向仿真的VHDL設計描述，以及數(shù)模轉換器和模數(shù)轉換器。本書體系合理、物理概念準確、理論聯(lián)系實際、闡述清楚，便于自學。上冊主要面向本科生，適合用做高等院校電子工程、計算機技術、自動控制和微電子器件等學科的專業(yè)技術基礎課教材。下冊可作為本科生高年級和碩士研究生的選修教材，申請“信息與通信工程學科”和“電子科學與技術學科”碩士學位同等學力人員的復習材料，以及相關專業(yè)工程技術人員的參考書。

作者簡介

暫缺《邏輯設計與數(shù)字系統(tǒng)（下清華大學信息科學技術學院教材）》作者簡介

圖書目錄

第11章電位型異步時序邏輯電路的分析與設計
11.1電位型異步時序邏輯電路的特點
11.2波形圖分析法
11.3電位型異步時序電路的模型和流程表
11.4電位型異步時序電路的分析
11.5電位型異步時序電路的設計
11.5.1設計步驟
11.5.2設計舉例
11.5.3不穩(wěn)定狀態(tài)下輸出值的確定
小結
習題
第12章運算電路
12.1加法和減法運算
12.1.1反碼和補碼
12.1.2二進制正.負數(shù)的表示法
12.1.3帶符號位的二進制數(shù)的補碼運算
12.1.4溢出和符號位擴展
12.1.5算術移位
12.2算術邏輯單元
12.3乘法電路
12.3.1正數(shù)的乘法電路
12.3.2補碼乘法電路
12.4除法電路
12.4.1恢復余數(shù)的除法
12.4.2不恢復余數(shù)的除法
12.5流水線工作方式
小結
習題
第13章數(shù)字系統(tǒng)設計基礎
13.1數(shù)字系統(tǒng)的特點和描述方法
13.2系統(tǒng)級
13.3算法級
13.4寄存器傳輸級
13.4.1寄存器傳輸級中的微操作
13.4.2數(shù)據(jù)處理器與控制器
13.4.3ASM圖
13.4.4數(shù)據(jù)傳送的實現(xiàn)
13.4.5控制器的分支轉移
13.5ASM機設計舉例（一）
13.6ASM機設計舉例（二）
13.7ASM機設計舉例（三）
13.8存儲程序計算機
13.8.1計算機的硬件與軟件
13.8.2簡單計算機
13.9接口電路
13.9.1鍵盤掃描電路
13.9.2掃描式數(shù)碼管顯示電路
13.9.3異步并行數(shù)據(jù)傳送
13.9.4異步串行數(shù)據(jù)傳送
13.10數(shù)字信號處理器的設計考慮
小結
習題
第14章特殊存儲器
14.1雙口RAM
14.2先進先出存儲器
14.3雙口RAM和FIFO的應用
14.4FIFO的實現(xiàn)
14.5堆棧
14.6按內(nèi)容尋址存儲器
14.7串行接口EEPROM
小結
習題
第15章可測性設計
15.1邏輯電路的測試方法
15.1.1組合邏輯電路的測試
15.1.2時序邏輯電路的測試
15.2可測性的度量
15.2.1易于測試的組合電路結構
15.2.2可測性度量的定義
15.2.3可測性度量的計算
15.3可測性設計的方法
15.3.1分塊測試
15.3.2改善可控性和可觀察性的方法
15.3.3掃描通路設計
15.3.4電平敏感掃描設計
15.4內(nèi)測試
15.4.1基本結構
15.4.2內(nèi)建邏輯模塊觀察器
15.4.3內(nèi)測試的特點
15.5邊界掃描測試
小結
習題
第16章邏輯仿真
16.1邏輯仿真的模型
16.1.1元件模型和電路網(wǎng)表
16.1.2信號的邏輯值和強度
16.1.3延遲時間
16.1.4仿真時鐘
16.2邏輯仿真的算法
16.2.1仿真過程
16.2.2仿真的分類及算法
16.3故障仿真
16.3.1故障模型分類
16.3.2故障仿真方法
小結
習題
第17章面向仿真的VHDL設計描述
17.1仿真模型
17.2仿真的算法
17.3仿真周期
17.4延時
17.5δ延時
17.6信號賦值和變量賦值
17.7仿真的初始化
17.8測試平臺
小結
習題
第18章數(shù)模轉換器和模數(shù)轉換器
18.1數(shù)模轉換器的工作原理
18.1.1數(shù)模轉換關系
18.1.2權電阻解碼網(wǎng)絡型數(shù)模轉換器
18.1.3梯形解碼網(wǎng)絡型數(shù)模轉換器
18.1.4倒梯形電阻網(wǎng)絡型數(shù)模轉換器
18.1.5權電流型數(shù)模轉換器
18.1.6雙極性數(shù)模轉換器
18.1.7權電容網(wǎng)絡型數(shù)模轉換器
18.1.8樹狀開關網(wǎng)絡型數(shù)模轉換器
18.2數(shù)模轉換器的主要參數(shù)
18.3數(shù)模轉換器應用舉例
18.4模數(shù)轉換器的主要參數(shù)
18.5取樣保持電路和模擬多路選擇器
18.6直接的模數(shù)轉換器
18.6.1并行模數(shù)轉換器
18.6.2并串行模數(shù)轉換器
18.6.3計數(shù)斜坡式模數(shù)轉換器
18.6.4跟蹤式模數(shù)轉換器
18.6.5逐次逼近型模數(shù)轉換器
18.7間接的模數(shù)轉換器
18.7.1頻率數(shù)字轉換器
18.7.2時間數(shù)字轉換器
18.7.3電壓頻率轉換器
18.7.4電壓時間轉換器
18.7.5雙斜積分式模數(shù)轉換器
小結
習題
參考文獻