VLSI測試包括數字、存儲器和混合信號三類電路測試，本書系統(tǒng)地介紹了這三類電路的測試和可測試性設計。全書共分三個部分。第一部分是測試基礎，介紹了測試的基本概念、測試設備、測試經濟學和故障模型。第二部分是測試方法，詳細論述了組合和時序電路的測試生成、存儲器測試、基于DSP和基于模型的模擬與混合信號測試、延遲測試和IDDQ測試等。第三部分是可測試性設計，包括掃描設計、BIST、邊界掃描測試、模擬測試總線標準和基于IP核的SOC測試。本書可作為高等學校計算機、微電子、電子工程、無線電及自動控制、信號處理專業(yè)的高年級學生與研究生的教材和參考書，也可供從事上述領域工作的科研人員參考，特別適合于從事VLSI電路設計和測試的工程技術人員。本書前言譯者序隨著集成電路設計與加工技術的飛速發(fā)展，超大規(guī)模集成電路（VLSI）的測試已經成為一個越來越困難的問題，測試和可測試性設計的理論與技術已經成為VLSI領域中的一個重要研究方向，在理論和實踐方面都有十分突出的價值。這一領域中的書籍和論文也層出不窮，MichaelL.Bushnell和VishwaniD.Agrawal兩位教授合著的本書就是其中比較全面和優(yōu)秀的一本著作，所以在我們的建議下，電子工業(yè)出版社決定將這本著作翻譯出版，希望能對國內相關的技術人員有一定幫助。本書系統(tǒng)地介紹了數字、存儲器和混合信號VLSI系統(tǒng)的測試和可測試性設計。它是根據原作者多年的科研成果和教學實踐，結合國際上關注的最新研究熱點，并參考大量的文獻撰寫而成的。全書共分三部分19章，第一部分是測試概論，介紹了測試的基本概念、測試設備、測試經濟學和故障模型等。第二部分是測試方法，詳細論述了組合和時序電路測試生成、存儲器測試、基于DSP和基于模塊的模擬和混合信號測試、延遲測試和IDDQ測試等。第三部分是可測試性設計，包括掃描設計、BIST、邊界掃描測試、模擬測試總線標準和基于IP核的SOC測試等。本書反映了當今VLSI測試的研究現狀和發(fā)展趨勢，它是第一本全面覆蓋數字、存儲器和混合信號電路測試的專著和教科書。本書可作為高等學校計算機、微電子、電子工程、無線電及自動控制、信號處理專業(yè)高年級學生和研究生的教材和參考書，也可供從事上述領域工作的科研人員參考，特別適合于從事VLSI電路設計和測試的工程技術人員使用。本書的翻譯分工如下：王新安負責第1~6章的翻譯；馮建華負責第7章、第9~13章的翻譯，并對第1~6章進行了審校；蔣安平負責第8章、第14~19章以及前言、附錄的翻譯，并對第7章進行了審校。北京大學微電子學研究院02級碩士研究生中也有很多同學參與了部分章節(jié)的初稿翻譯工作，這里恕不一一列出他們的姓名。在本書的翻譯出版過程中，一直得到了紐約城市大學陳星浩教授的大力幫助，他向我們推薦了這本著作，并幫助我們與原著作者進行了溝通；北京大學信息科學技術學院的各位領導給予了我們多方面的關心、鼓勵和幫助。在此謹向為本書的翻譯與出版付出辛勤勞動的各位老師、領導、同事、同學致以衷心的感謝。由于譯者水平所限，在翻譯中難免有錯誤或不妥之處，真誠希望各位讀者在閱讀本書時能將發(fā)現的錯誤及時告知，以便再版時能訂正。前言現代電子測試已有40年的歷史，在此期間，測試的專業(yè)人員舉行過一些大型會議和許多專題學術研討會，有一本專業(yè)期刊，并且在測試方面有一百多種書籍。但是僅在少數幾所大學開設了測試方面的完整課程，而且主要是由對這個領域有研究興趣的大學教授開設的。顯然，在大多數教授還是學生的時候，他們沒有學習過電子測試方面的課程。除了計算機工程的課程太多以外，缺少電子測試課程的主要原因是缺乏合適的教材。半導體器件工藝、電路設計和電子測試是VLSI的基礎課程。因此，在計算機工程的課程中，基礎課程需要安排在應用課程之前講授。VLSI領域已經擴展到了系統(tǒng)芯片（systems-on-a-chip），其中包括數字、存儲器和混合信號子系統(tǒng)。據我們所知，這是第一本包括所有這三種類型電子電路的教材。我們?yōu)榇髮W本科的電子測試基礎課編寫了這本教材。作為一學期的課程，它的內容顯然是太多了，教師可根據需要從中選擇。我們不想限制教師的選擇自由，因為選擇可能依賴于個人的專長和興趣。除此之外，一本內容豐富的書對其所有者來說，其好處是即使在課程結束后，它仍然是有用的。我們同樣考慮了其他三類讀者的需求。第一類是工程師，他們在畢業(yè)后從事各種類型的電子硬件設計、測試或制造工程。本書第一部分和第三部分側重于面向設計的工程需求，而第一部分和第二部分著重于面向測試的工程需求。第二類是選擇VLSI設計課程的學生，他們還沒有學習有關測試的課程。第一部分和第三部分能滿足他們的需求。第三類是研究生和從事研究的學生，他們會找到完全覆蓋各種主題的內容，并且在因為篇幅限制而省略高級材料的地方有指向參考文獻的索引。圖1.6給出了閱讀本書的幾種方法。1999年，在國際測試會議的一次主題為“在VLSI設計過程中提高測試覆蓋率”的討論會上，一個來自微電子工業(yè)界的與會者提出的希望研討的問題可概括為：測試經濟學、典型的半導體缺陷、簡單測試圖形覆蓋率、系統(tǒng)芯片設計的結構化可測試性設計方法（掃描、邊界掃描、BIST）、自動測試設備（限制和費用）、經挑選的高級主題（IDDQ和延遲故障）。在寫這本書時，我們一直牢記這個列表，并且希望講授VLSI設計和電子測試課程的教師也是這樣。我們都非常了解軟件調試和硬件設計驗證的不完善性，我們也沒有采用形式化的方法驗證書中的材料。盡管我們付出很大努力來消除錯誤，但是不能保證讀者不會發(fā)現錯誤。我們將非常感激那些告訴我們任何錯誤的讀者。我們將通過網站使所有的讀者都可以利用這樣的勘誤表，直到出版商給我們機會改正錯誤并給予發(fā)現錯誤的讀者應得的感謝。在過去的10年里，我們在Rutgers大學講授了一門有關測試的課程。和這門課的學生以及碩士、博士研究生的交流對我們關于該學科的理解具有非常大的影響，我們非常感謝他們。特別要提到的是2000年春季班的學生，他們使用了本書的草稿，并提出了修正和改進的意見。我們對于貝爾試驗室和Rutgers大學的同事的建議和討論表示感謝。世界范圍內的測試專業(yè)人員給予了格外的熱心和支持。我們要感謝的部分人員包括：MironAbramovici，PrathimaAgrawal，MarkBarber，ShawnBlanton，AmyBushnell，TapanChakraborty，SrimatChakradhar，XinghaoChen，DochanC.Choi，RickChruscial，DonDenburg，Jos*deSousa，ShaunErickson，DavidFessler，HideoFujiwara，PaulGlick，JohnHayes，MichaelHsiao，JamesJacob，NeilKelly，BillKish，KozoKinoshita，CliffMiller，KenLanier，YuhaiMa，PinakiMazumder，KarenPanetta，JanuszRajski，ElizabethRudnick，ManojSachdev，KewalSaluja，SharadSeth和LakshmanYagati。還要感謝出版商CarlHarris，他總是激勵我們前進，并能忍耐對時間的延期。我們感謝貝爾試驗室的研究主管AlAho，DennisRitchie和TomSzymanski，以及Rutgers大學的DavidDaut和JimFlanaga的支持。也要感謝LTX公司、Advantest公司、Samsung電子有限公司、IBM和LucentTechnologies在為本書提供數據方面的通力合作。在描述技術貢獻方面，我們盡最大努力來正確引證。對于發(fā)現他們的工作被不正確地引用的人，我們請求他們的原諒，因為這些由于我們的疏忽而引起的錯誤并不是故意的。我們已經改正了第一次印刷中發(fā)現的很多錯誤。我們要感謝在Rutgers大學2001年春季班的學生，特別是XiaoLiu，ShuoSheng和LiangZhang，他們指出了錯誤。我們要衷心感謝提供了幫助的很多其他的讀者，包括：Credence的MikeBalster和GordonRobinson，AgereSystems的KanadChakraborty以及Wisconsin大學的YongKim。基于本書的一套完整的講稿（powerpoint幻燈片）可以從我們的網站獲得。
鄂公網安備 42010302001612號 