超大規(guī)模集成電路測試：數(shù)字、存儲器和混合信號系統(tǒng)

定　價：￥58.00

作　者：	（美）Michael L.Bushnell，（美）Vishwani D.Agrawal著；蔣安平，馮建華，王新安譯；蔣安平譯
出版社：	電子工業(yè)出版社
叢編項：	國外電子與通信教材系列
標　簽：	VLSI設計

購買這本書可以去

ISBN：	9787121014901	出版時間：	2005-08-01	包裝：	平裝
開本：	26cm	頁數(shù)：	511	字數(shù)：

內(nèi)容簡介

　　VLSI測試包括數(shù)字、存儲器和混合信號三類電路測試，本書系統(tǒng)地介紹了這三類電路的測試和可測試性設計。全書共分三個部分。第一部分是測試基礎，介紹了測試的基本概念、測試設備、測試經(jīng)濟學和故障模型。第二部分是測試方法，詳細論述了組合和時序電路的測試生成、存儲器測試、基于DSP和基于模型的模擬與混合信號測試、延遲測試和IDDQ測試等。第三部分是可測試性設計，包括掃描設計、BIST、邊界掃描測試、模擬測試總線標準和基于IP核的SOC測試。本書可作為高等學校計算機、微電子、電子工程、無線電及自動控制、信號處理專業(yè)的高年級學生與研究生的教材和參考書，也可供從事上述領域工作的科研人員參考，特別適合于從事VLSI電路設計和測試的工程技術人員。本書前言譯者序隨著集成電路設計與加工技術的飛速發(fā)展，超大規(guī)模集成電路（VLSI）的測試已經(jīng)成為一個越來越困難的問題，測試和可測試性設計的理論與技術已經(jīng)成為VLSI領域中的一個重要研究方向，在理論和實踐方面都有十分突出的價值。這一領域中的書籍和論文也層出不窮，MichaelL.Bushnell和VishwaniD.Agrawal兩位教授合著的本書就是其中比較全面和優(yōu)秀的一本著作，所以在我們的建議下，電子工業(yè)出版社決定將這本著作翻譯出版，希望能對國內(nèi)相關的技術人員有一定幫助。本書系統(tǒng)地介紹了數(shù)字、存儲器和混合信號VLSI系統(tǒng)的測試和可測試性設計。它是根據(jù)原作者多年的科研成果和教學實踐，結合國際上關注的最新研究熱點，并參考大量的文獻撰寫而成的。全書共分三部分19章，第一部分是測試概論，介紹了測試的基本概念、測試設備、測試經(jīng)濟學和故障模型等。第二部分是測試方法，詳細論述了組合和時序電路測試生成、存儲器測試、基于DSP和基于模塊的模擬和混合信號測試、延遲測試和IDDQ測試等。第三部分是可測試性設計，包括掃描設計、BIST、邊界掃描測試、模擬測試總線標準和基于IP核的SOC測試等。本書反映了當今VLSI測試的研究現(xiàn)狀和發(fā)展趨勢，它是第一本全面覆蓋數(shù)字、存儲器和混合信號電路測試的專著和教科書。本書可作為高等學校計算機、微電子、電子工程、無線電及自動控制、信號處理專業(yè)高年級學生和研究生的教材和參考書，也可供從事上述領域工作的科研人員參考，特別適合于從事VLSI電路設計和測試的工程技術人員使用。本書的翻譯分工如下：王新安負責第1~6章的翻譯；馮建華負責第7章、第9~13章的翻譯，并對第1~6章進行了審校；蔣安平負責第8章、第14~19章以及前言、附錄的翻譯，并對第7章進行了審校。北京大學微電子學研究院02級碩士研究生中也有很多同學參與了部分章節(jié)的初稿翻譯工作，這里恕不一一列出他們的姓名。在本書的翻譯出版過程中，一直得到了紐約城市大學陳星浩教授的大力幫助，他向我們推薦了這本著作，并幫助我們與原著作者進行了溝通；北京大學信息科學技術學院的各位領導給予了我們多方面的關心、鼓勵和幫助。在此謹向為本書的翻譯與出版付出辛勤勞動的各位老師、領導、同事、同學致以衷心的感謝。由于譯者水平所限，在翻譯中難免有錯誤或不妥之處，真誠希望各位讀者在閱讀本書時能將發(fā)現(xiàn)的錯誤及時告知，以便再版時能訂正。前言現(xiàn)代電子測試已有40年的歷史，在此期間，測試的專業(yè)人員舉行過一些大型會議和許多專題學術研討會，有一本專業(yè)期刊，并且在測試方面有一百多種書籍。但是僅在少數(shù)幾所大學開設了測試方面的完整課程，而且主要是由對這個領域有研究興趣的大學教授開設的。顯然，在大多數(shù)教授還是學生的時候，他們沒有學習過電子測試方面的課程。除了計算機工程的課程太多以外，缺少電子測試課程的主要原因是缺乏合適的教材。半導體器件工藝、電路設計和電子測試是VLSI的基礎課程。因此，在計算機工程的課程中，基礎課程需要安排在應用課程之前講授。VLSI領域已經(jīng)擴展到了系統(tǒng)芯片（systems-on-a-chip），其中包括數(shù)字、存儲器和混合信號子系統(tǒng)。據(jù)我們所知，這是第一本包括所有這三種類型電子電路的教材。我們?yōu)榇髮W本科的電子測試基礎課編寫了這本教材。作為一學期的課程，它的內(nèi)容顯然是太多了，教師可根據(jù)需要從中選擇。我們不想限制教師的選擇自由，因為選擇可能依賴于個人的專長和興趣。除此之外，一本內(nèi)容豐富的書對其所有者來說，其好處是即使在課程結束后，它仍然是有用的。我們同樣考慮了其他三類讀者的需求。第一類是工程師，他們在畢業(yè)后從事各種類型的電子硬件設計、測試或制造工程。本書第一部分和第三部分側重于面向設計的工程需求，而第一部分和第二部分著重于面向測試的工程需求。第二類是選擇VLSI設計課程的學生，他們還沒有學習有關測試的課程。第一部分和第三部分能滿足他們的需求。第三類是研究生和從事研究的學生，他們會找到完全覆蓋各種主題的內(nèi)容，并且在因為篇幅限制而省略高級材料的地方有指向參考文獻的索引。圖1.6給出了閱讀本書的幾種方法。1999年，在國際測試會議的一次主題為“在VLSI設計過程中提高測試覆蓋率”的討論會上，一個來自微電子工業(yè)界的與會者提出的希望研討的問題可概括為：測試經(jīng)濟學、典型的半導體缺陷、簡單測試圖形覆蓋率、系統(tǒng)芯片設計的結構化可測試性設計方法（掃描、邊界掃描、BIST）、自動測試設備（限制和費用）、經(jīng)挑選的高級主題（IDDQ和延遲故障）。在寫這本書時，我們一直牢記這個列表，并且希望講授VLSI設計和電子測試課程的教師也是這樣。我們都非常了解軟件調(diào)試和硬件設計驗證的不完善性，我們也沒有采用形式化的方法驗證書中的材料。盡管我們付出很大努力來消除錯誤，但是不能保證讀者不會發(fā)現(xiàn)錯誤。我們將非常感激那些告訴我們?nèi)魏五e誤的讀者。我們將通過網(wǎng)站使所有的讀者都可以利用這樣的勘誤表，直到出版商給我們機會改正錯誤并給予發(fā)現(xiàn)錯誤的讀者應得的感謝。在過去的10年里，我們在Rutgers大學講授了一門有關測試的課程。和這門課的學生以及碩士、博士研究生的交流對我們關于該學科的理解具有非常大的影響，我們非常感謝他們。特別要提到的是2000年春季班的學生，他們使用了本書的草稿，并提出了修正和改進的意見。我們對于貝爾試驗室和Rutgers大學的同事的建議和討論表示感謝。世界范圍內(nèi)的測試專業(yè)人員給予了格外的熱心和支持。我們要感謝的部分人員包括：MironAbramovici，PrathimaAgrawal，MarkBarber，ShawnBlanton，AmyBushnell，TapanChakraborty，SrimatChakradhar，XinghaoChen，DochanC.Choi，RickChruscial，DonDenburg，Jos*deSousa，ShaunErickson，DavidFessler，HideoFujiwara，PaulGlick，JohnHayes，MichaelHsiao，JamesJacob，NeilKelly，BillKish，KozoKinoshita，CliffMiller，KenLanier，YuhaiMa，PinakiMazumder，KarenPanetta，JanuszRajski，ElizabethRudnick，ManojSachdev，KewalSaluja，SharadSeth和LakshmanYagati。還要感謝出版商CarlHarris，他總是激勵我們前進，并能忍耐對時間的延期。我們感謝貝爾試驗室的研究主管AlAho，DennisRitchie和TomSzymanski，以及Rutgers大學的DavidDaut和JimFlanaga的支持。也要感謝LTX公司、Advantest公司、Samsung電子有限公司、IBM和LucentTechnologies在為本書提供數(shù)據(jù)方面的通力合作。在描述技術貢獻方面，我們盡最大努力來正確引證。對于發(fā)現(xiàn)他們的工作被不正確地引用的人，我們請求他們的原諒，因為這些由于我們的疏忽而引起的錯誤并不是故意的。我們已經(jīng)改正了第一次印刷中發(fā)現(xiàn)的很多錯誤。我們要感謝在Rutgers大學2001年春季班的學生，特別是XiaoLiu，ShuoSheng和LiangZhang，他們指出了錯誤。我們要衷心感謝提供了幫助的很多其他的讀者，包括：Credence的MikeBalster和GordonRobinson，AgereSystems的KanadChakraborty以及Wisconsin大學的YongKim?；诒緯囊惶淄暾闹v稿（powerpoint幻燈片）可以從我們的網(wǎng)站獲得。

作者簡介

　　MichaelL.Bushnell是美國Rutgers大學電子與計算機工程系的正教授和董事會研究會員。他于1975年在麻省理工學院獲得學士學位，并分別于1983年和1986年在卡內(nèi)基梅隆大學獲得碩士和博士學位。1983年他入選美國電子協(xié)會才能發(fā)展計劃（FacultyDevelopmentProgram），并獲得過卡內(nèi)基梅隆大學杰出畢業(yè)生教學獎。Bushnell還是美國國家自然科學基金的總統(tǒng)青年研究員。他最近在VLSICAD上的研究方向是串行和分布式計算機上的數(shù)字、模擬和混合信號電路的自動測試碼模式生成、延遲故障的內(nèi)建自測試、故障模擬、可測試性綜合和低功耗設計等。他是JournalofElectronicTesting：TheoryandApplications雜志編委會成員，并曾擔任1995年和1996年InternationalConferenceonVLSIDesign印度年會程序委員會的聯(lián)合主席。VishwaniD.Agrawal現(xiàn)在是貝爾實驗室（LucentTechnologies公司的研發(fā)機構）計算科學研究中心的杰出科學家，也是Rutgers大學電子與計算機工程系的客座教授。他于1960年在印度Allahabad大學獲理學學士學位，1964年在印度Roorkee大學獲得（榮譽）工學學士學位，1966年在印度科學研究所獲碩士學位，1971年在美國伊利諾斯大學獲得電子工程博士學位。他最近的研究方向是測試、可測試性綜合和并行算法。他是JournalofElectronicTesting：TheoryandApplications的主編和IEEEDesign&TestofComputers雜志的原主編。1993年，他獲得伊利諾斯大學杰出校友獎。1998年，由于對電子測試領域的創(chuàng)造性貢獻，他獲得了IEEE計算機協(xié)會HarryH.Goode紀念獎。相關圖書調(diào)制、檢測與編碼數(shù)字集成電路：電路、系統(tǒng)與設計（第二版）半導體器件基礎先進半導體存儲器：結構、設計與應用數(shù)字信號處理實驗指導書（MATLAB版）數(shù)字信號處理：基于計算機的方法（第二版）集成電路器件電子學（第三版）電路基礎：改編版信號處理濾波器設計：基于MATLAB和Mathematica的設計方法統(tǒng)計與自適應信號處理數(shù)字圖像處理（MATLAB版）VHDL數(shù)字電路設計教程半導體器件電子學VerilogHDL高級數(shù)字設計集成電路器件電子學：第三版CMOS模擬集成電路設計（第二版）信號與系統(tǒng)：連續(xù)與離散（第四版）數(shù)字設計（第三版）邏輯電路設計基礎光纖通信（第三版）第三代移動通信系統(tǒng)原理與工程設計：IS-95CDMA和cdma2000數(shù)字電路簡明教程微波電路引論：射頻與應用設計電子學（第二版）

圖書目錄

第一部分測試概論第1章引言1.1 測試哲學1.2 測試的作用1.3 數(shù)字和模擬VLSI測試1.4 VLSI技術的發(fā)展趨勢對測試的影響1.5 本書范圍1.6 習題第2章 VLSI測試過程和測試設備2.1 如何測試芯片2.1.1 測試類型2.2 自動測試設備2.2.1 Advantest Model T6682測試儀2.2.2 LTX Fusion ATE2.2.3 多點測試2.3 電氣參數(shù)測試2.4 小結2.5 習題第3章測試經(jīng)濟學和產(chǎn)品質(zhì)量3.1 測試經(jīng)濟學3.1.1 成本定義3.1.2 生產(chǎn)3.1.3 成本利潤分析3.1.4 可測性設計的經(jīng)濟學3.1.5 十倍法則3.2 良率3.3 測量品質(zhì)的缺陷等級3.3.1 測試數(shù)據(jù)分析3.3.2 缺陷級別評估3.4 小結3.5 習題第4章故障模型4.1 缺陷、錯誤和故障4.2 功能測試與結構測試4.3 故障模型的級別4.4 故障模型術語表4.5 單固定故障4.5.1 故障等價4.5.2 單固定故障的等價4.5.3 故障壓縮4.5.4 故障支配和檢測點定理4.6 小結4.7 習題第二部分測試方法第5章邏輯與故障模擬5.1 用于設計驗證的模擬5.2 用于測試評估的模擬5.3 用于模擬的模型電路5.3.1 模型的層次與模擬器類型5.3.2 層次連接描述5.3.3 MOS 網(wǎng)絡的門級模型5.3.4 模擬信號的狀態(tài)5.3.5 時序5.4 用于真值模擬的算法5.4.1 編碼模擬5.4.2 事件驅(qū)動模擬5.5 故障模擬算法5.5.1 串行故障模擬5.5.2 并行故障模擬5.5.3 推演故障模擬5.5.4 并發(fā)故障模擬5.5.5 Roth的TEST-DETECT算法5.5.6 微分故障模擬5.6 故障模擬的統(tǒng)計學方法5.6.1 故障取樣5.7 小結5.8 習題第6章可測試性度量6.1 SCOAP可控制性和可觀測性6.1.1 組合SCOAP度量6.1.2 組合電路的例子6.1.3 時序SCOAP度量6.1.4 時序電路的例子6.2 高層次可測試性度量6.3 小結6.4 習題第7章組合電路測試生成7.1 算法與表示7.1.1 結構測試與功能測試7.1.2 自動測試矢量生成器的定義7.1.3 搜索空間的抽象7.1.4 算法完備性7.1.5 ATPG代數(shù)7.1.6 算法類型7.2 冗余識別7.3 全局測試問題7.4 定義7.5 重要的組合ATPG算法7.5.1 D運算和D算法（Roth）7.5.2 PODEM（Goel）7.5.3 FAN（Fujiwara和Shimono）7.5.4 高級算法7.6 測試生成系統(tǒng)7.7 測試矢量壓縮7.8 小結7.9 習題第8章時序電路的測試矢量生成8.1 單時鐘同步電路的ATPG8.1.1 一個簡化的問題8.2 時間幀展開方法8.2.1 九值邏輯的使用8.2.2 時間幀展開方法的發(fā)展8.2.3 近似方法8.2.4 時間幀展開方法的實現(xiàn)8.2.5 時序ATPG的復雜度8.2.6 無循環(huán)電路8.2.7 循環(huán)電路8.2.8 時鐘故障和多時鐘電路8.2.9 異步電路8.3 基于模擬的時序電路ATPG8.3.1 CONTEST算法8.3.2 遺傳算法8.4 小結8.5 習題第9章存儲器測試9.1 存儲器密度和缺陷的趨勢9.2 概念9.3 故障9.3.1 故障表示9.3.2 失效機理9.4 存儲器測試層次9.5 March測試符號9.6 故障模型9.6.1 診斷與測試需要9.6.2 簡化的功能故障9.6.3 故障模型與物理缺陷之間的關系9.6.4 多故障模型9.6.5 故障的頻率9.7 存儲器測試9.7.1 采用March測試矢量的功能RAM測試9.7.2 測試RAM相鄰矢量敏感故障9.7.3 測試RAM技術和與版圖有關的故障9.7.4 RAM測試層次9.7.5 cache RAM芯片測試9.7.6 功能ROM芯片測試9.7.7 電參數(shù)測試9.8 小結9.9 習題第10章基于DSP模擬和混合信號測試10.1 模擬和混合信號電路趨勢10.2 定義10.3 基于DSP的功能測試10.3.1 概念10.3.2 基于DSP測試儀的機理10.3.3 波形綜合10.3.4 波形采樣和數(shù)字化10.4 靜態(tài)ADC和DAC測試方法10.4.1 傳輸參數(shù)與本征參數(shù)10.4.2 理想ADC的不確定性和失真10.4.3 DAC轉移函數(shù)誤差10.4.4 ADC轉移函數(shù)誤差10.4.5 Flash ADC測試方法10.4.6 DAC測試方法10.5 采用傅里葉變換實現(xiàn)仿真儀器10.5.1 傅里葉電壓計10.5.2 采用非相干采樣的模擬器件測試10.5.3 相干多音測試10.5.4 ATE矢量操作10.6 CODEC測試10.6.1 CODEC性能測試的考慮10.6.2 CODEC測試10.7 動態(tài)Flash ADC測試FFT方法10.8 高級方法10.8.1 事件數(shù)字化10.8.2 隨機噪聲測量10.9 小結10.10 習題第11章基于模型的模擬和混合信號測試11.1 模擬測試的困難11.2 模擬故障模型11.3 抽象級11.4 模擬測試類型11.5 模擬故障模擬11.5.1 動機11.5.2 非線性電路的DC故障模擬11.5.3 線性模擬電路AC故障模擬11.5.4 蒙特卡羅模擬11.6 模擬自動測試生成11.6.1 采用靈敏度ATPG11.6.2 采用信號流圖ATPG11.6.3 其他方法11.7 小結11.8 習題第12章延遲測試12.1 延遲測試問題12.2 路徑延遲測試12.2.1 組合電路測試生成12.2.2 電路中的路徑數(shù)12.3 轉換故障12.4 延遲測試方法12.4.1 慢時鐘組合測試12.4.2 增強掃描測試12.4.3 正常掃描時序測試12.4.4 可變時鐘非掃描時序測試12.4.5 額定時鐘非掃描時序測試12.5 延遲測試實際考慮12.5.1 全速度測試12.6 小結12.7 習題第13章 IDDQ測試13.1 動機13.2 IDDQ測試檢測的故障13.3 IDDQ測試方法13.3.1 IDDQ故障覆蓋率標準13.3.2 從固定故障測試集選擇IDDQ測試矢量13.3.3 儀器問題13.3.4 電流閾值設定13.4 IDDQ測試有效性綜述13.5 IDDQ測試的局限性13.6 艻DDQ測試13.7 IDDQ內(nèi)建電流測試13.8 IDDQ可測試性設計13.9 小結13.10 習題第三部分可測試性設計第14章數(shù)字電路DFT和掃描設計14.1 特定的DFT方法14.2 掃描設計14.2.1 掃描設計規(guī)則14.2.2 掃描電路的測試14.2.3 多重掃描寄存器14.2.4 掃描設計的開銷14.2.5 設計自動化14.2.6 掃描的物理設計與時序驗證14.3 部分掃描設計14.4 掃描的變種14.5 小結14.6 習題第15章內(nèi)建自測試15.1 BIST的經(jīng)濟性情況15.1.1 芯片/電路板面積費用與測試儀費用15.1.2 芯片/電路板面積費用與系統(tǒng)停機時間費用15.2 隨機邏輯BIST15.2.1 定義15.2.2 BIST過程15.2.3 BIST測試矢量生成15.2.4 BIST響應壓縮15.2.5 內(nèi)建邏輯塊觀察器15.2.6 按時鐘測試BIST系統(tǒng)15.2.7 按掃描測試BIST系統(tǒng)15.2.8 循環(huán)自測試路徑系統(tǒng)15.2.9 電路初始化15.2.10 器件級BIST15.2.11 測試點的插入15.3 存儲器BIST15.3.1 定義15.3.2 MARCH測試SRAM BIST15.3.3 使用MISR的SRAM BIST15.3.4 相鄰矢量敏感故障測試DRAM BIST15.3.5 透明存儲器BIST測試15.3.6 復雜的例子15.4 延遲故障BIST15.5 小結15.6 習題第16章邊界掃描標準16.1 目的16.1.1 標準的用途16.2 邊界掃描的系統(tǒng)結構16.2.1 TAP控制器和端口16.2.2 邊界掃描測試指令16.2.3 標準對管腳的限制16.3 邊界掃描描述語言16.3.1 BSDL描述的成分16.3.2 管腳描述16.4 小結16.5 習題第17章模擬測試總線標準17.1 模擬電路的可測試性設計17.2 模擬測試總線17.2.1 目標模擬故障17.2.2 模擬測試訪問端口17.2.3 測試總線接口電路17.2.4 模擬邊界模塊17.2.5 1149.4標準的指令17.2.6 其他1149.4標準的特性17.3 小結17.4 習題第18章系統(tǒng)測試和基于核的設計18.1 系統(tǒng)測試問題的定義18.2 功能測試18.2.1 微處理器測試18.3 診斷測試18.3.1 故障字典18.3.2 診斷樹18.3.3 系統(tǒng)測試舉例18.4 可測試系統(tǒng)設計18.5 基于核的設計和測試外殼18.6 系統(tǒng)芯片的測試體系結構18.7 完整的設計與測試方法18.8 &