微型計算機技術實用教程：Pentium版

第1章微型計算機系統(tǒng)概論1
1.1微型計算機技術發(fā)展1
1.2微型計算機系統(tǒng)組成及層次結構5
1.2.1微型計算機硬件組成5
1.2.2計算機系統(tǒng)的多層次結構17
1.3計算機的工作過程19
1.3.1指令周期19
1.3.2取指周期和執(zhí)行周期19
1.3.3中斷指令周期20
1.4數(shù)據(jù)單位表示21
1.4.1常用的術語21
1.4.2表示存儲容量的計量單位22
1.4.3編址與尋址23
1.5微型機主要性能指標23
習題124
第2章微型計算機的CPU26
2.1概述26
2.1.1微處理器常用術語26
2.1.2微處理器操作方式28
2.2RISC和CISC28
2.2.1復雜指令系統(tǒng)計算機CISC…28
2.2.2精簡指令系統(tǒng)計算機RISC…29
2.3Pentium 體系結構與原理30
2.3.1體系結構31
2.3.2Pentium寄存器35
2.3.3堆棧操作47
2.4Pentium采用的新技術49
2.4.1新型體系結構49
2.4.2Pentium采用的新技術49
2.5流水線技術52
2.5.1Pentium整數(shù)流水線52
2.5.2Pentium浮點流水線52
2.5.3指令流水線53
2.5.4指令預取58
2.5.5指令配對規(guī)則59
習題259
第3章存儲管理技術61
3.1綜述61
3.1.1存儲器及管理系統(tǒng)61
3.1.2三種類型地址63
3.2虛擬存儲技術63
3.2.1虛擬存儲63
3.2.2虛擬存儲技術65
3.3分段存儲管理技術65
3.3.1分段存儲管理65
3.3.2段的轉換68
3.3.3段選擇符71
3.3.4段描述符72
3.3.5段描述符表77
3.3.6描述符表基址寄存器78
3.4分頁存儲管理技術78
3.4.1頁的轉換 79
3.4.2分頁控制位80
3.4.3線性地址80
3.4.4頁表81
3.4.5頁表項81
3.4.6轉換旁視緩沖存儲器TLB …84
3.4.7頁級保護84
3.5分段與分頁組合技術86
3.5.1平臺存儲管理方式86
3.5.2段覆蓋頁87
3.5.3頁覆蓋段87
3.5.4頁和段邊界不必對準88
3.5.5頁和段邊界對準88
3.5.6每段的頁表88
習題388
第4章高速緩沖存儲器 Cache90
4.1Cache存儲器 90
4.1.1什么是Cache90
4.1.2局部性原理90
4.1.3技術術語92
4.1.4Pentium片內(nèi)Cache93
4.2Cache配置方案94
4.2.1Pentium片內(nèi)Cache 的配置…94
4.2.2影響Cache 性能的因素98
4.2.3Cache 大小規(guī)模和性能98
4.2.4締合方式和性能100
4.2.5實際Cache103
4.3Cache 結構103
4.4Cache操作方式105
4.4.1數(shù)據(jù)Cache106
4.4.2數(shù)據(jù)Cache更新方案106
4.4.3指令Cache107
4.4.4Cache讀寫操作107
4.4.5Cache 替換算法與規(guī)則108
4.4.6Cache寫貫穿109
4.4.7Cache寫回110
4.5一致性協(xié)議110
4.5.1MESI Cache一致性協(xié)議
模型110
4.5.2指令Cache一致性協(xié)議111
4.6二級Cache111
4.6.1二級Cache與一級Cache的
關系113
4.6.2統(tǒng)一的二級Cache 115
4.6.3二級Cache監(jiān)視119
4.6.4數(shù)據(jù)傳送方式120
習題4122
第5章指令格式與尋址方式124
5.1指令格式124
5.1.1指令格式124
5.1.2指令中各字段意義126
5.1.3操作數(shù)大小規(guī)模和地址
大小規(guī)模127
5.1.4默認段的屬性127
5.1.5操作數(shù)大小和地址大小
指令前綴127
5.1.6堆棧地址大小屬性127
5.2尋址方式128
5.2.1立即操作數(shù)尋址129
5.2.2寄存器操作數(shù)尋址129
5.2.3存儲器操作數(shù)尋址130
5.3計算機數(shù)據(jù)類型133
習題5136
第6章浮點技術137
6.1綜述137
6.2浮點部件體系結構139
6.2.1數(shù)值寄存器139
6.2.2狀態(tài)字寄存器 141
6.2.3控制字寄存器144
6.2.4標記字寄存器146
6.2.5最后的指令操作碼字段146
6.2.6數(shù)值指令和數(shù)據(jù)指針 147
6.3浮點部件流水線操作149
6.3.1浮點流水線149
6.3.2浮點指令的流動150
6.3.3安全指令的識別151
6.3.4旁路 BYPASSES151
6.4計算基礎152
6.4.1數(shù)字系統(tǒng) 152
6.4.2數(shù)據(jù)類型和格式154
6.4.3舍入控制157
6.4.4精度控制158
習題6158
第7章中斷160
7.1中斷的概念 160
7.1.1概述160
7.1.2中斷系統(tǒng)160
7.2異常與中斷162
7.2.1中斷源分類162
7.2.2中斷控制器163
7.2.3異常和中斷向量164
7.2.4指令的重新啟動164
7.3允許及禁止中斷165
7.3.1不可屏蔽中斷對未來的不可
屏蔽中斷的屏蔽165
7.3.2IF屏蔽INTR165
7.3.3對調(diào)試故障的屏蔽166
7.3.4對堆棧段中某些異常和中斷
的屏蔽166
7.4中斷描述符表167
7.4.1異常和中斷同時存在時的
優(yōu)先級167
7.4.2中斷描述符表168
7.4.3中斷描述符表內(nèi)描述符169
7.5中斷任務和中斷過程169
7.5.1中斷過程170
7.5.2中斷任務172
7.6錯誤代碼173
7.7異常條件173
7.7.1中斷0——除法錯174
7.7.2中斷1——調(diào)試異常174
7.7.3中斷3——斷點174
7.7.4中斷4——溢出174
7.7.5中斷5——邊界檢查175
7.7.6中斷6——無效操作碼175
7.7.7中斷7——設備不可用175
7.7.8中斷8——雙故障176
7.7.9中斷9(由Intel保留，
未使用）177
7.7.10中斷10——無效任務
狀態(tài)段177
7.7.11中斷11——段不存在178
7.7.12中斷12——堆棧異常179
7.7.13中斷13——一般保護180
7.7.14中斷14——頁故障180
7.7.15中斷16——浮點錯182
7.7.16中斷17——對準檢查184
7.8異常和錯誤小結185
習題7187
第8章總線技術188
8.1總線的概念188
8.1.1什么是總線188
8.1.2總線標準的四個特性189
8.1.3總線分類190
8.1.4總線操作192
8.1.5總線配置結構194
8.2數(shù)據(jù)傳送機制197
8.2.1實際存儲器和I/O接口197
8.2.2數(shù)據(jù)傳送機制198
8.2.3與8位、16位、32位及64位
存儲器接口199
8.3總線周期202
8.3.1單傳送周期203
8.3.2成組周期204
8.3.3中斷確認周期205
8.3.4專用總線周期206
8.4PCI 總線207
8.4.1PCI局部總線的特征207
8.4.2即插即用209
8.4.3PCI總線的結構211
8.4.4PCI性能213
8.4.5基于PCI總線系統(tǒng)213
8.4.6PCI總線接口214
8.4.7PCI總線的BIOS215
8.4.8PCI總線操作218
8.4.9PCI總線命令218
8.4.10DMA和中斷220
8.4.11PCI總線仲裁221
8.4.12PCI 適配器221
8.4.13PCI 總線信號221
習題8223
第9章保護技術225
9.1段級保護技術225
9.2段描述符與保護之關系226
9.2.1對類型的檢查227
9.2.2對界限的檢查228
9.2.3特權級229
9.3訪問數(shù)據(jù)時的限制230
9.4控制轉移232
9.5門描述符技術233
9.5.1堆棧轉換技術236
9.5.2從過程返回238
9.6操作系統(tǒng)指令239
9.6.1特權指令239
9.6.2敏感指令240
9.7指針指令240
9.7.1描述符驗證241
9.7.2指針完整性與請求特權級…242
9.8頁級保護技術243
9.8.1保存保護參數(shù)的頁表項243
9.8.2兩級頁表的組合保護244
9.8.3頁保護越權245
9.8.4段與頁保護的組合245
習題9246
第10章輸入輸出技術247
10.1輸入輸出編址247
10.1.1獨立編址的輸入輸出248
10.1.2存儲器映像輸入輸出249
10.2輸入輸出指令250
10.2.1寄存器輸入輸出指令252
10.2.2從端口輸入輸出字串
指令252
10.3輸入輸出與保護253
10.3.1輸入輸出特權級253
10.3.2輸入輸出準許位映像254
習題10255
第11章初始化處理技術257
11.1初始化處理257
11.1.1復位后微處理器的狀態(tài)…257
11.1.2第一條指令地址259
11.1.3允許Cathe操作260
11.2實模式下的軟件初始化處理技術…260
11.2.1系統(tǒng)表261
11.2.2非屏蔽中斷261
11.3保護模式下的軟件初始化
處理技術261
11.3.1系統(tǒng)表261
11.3.2分頁262
11.3.3任務處理技術263
11.3.4中斷處理途徑263
11.4操作模式的轉換263
11.4.1向保護模式的轉換264
11.4.2轉換回實地址模式265
11.5浮點部件的初始化處理266
11.5.1數(shù)值平臺的配置267
11.5.2浮點部件的軟件仿真268
習題11269
第12章多任務處理技術270
12.1任務狀態(tài)段271
12.2任務狀態(tài)段描述符273
12.3任務寄存器274
12.4任務門描述符275
12.5任務轉換277
12.6任務連接技術 279
12.6.1用忙位阻止可能的封閉…280
12.6.2修改任務的連接281
12.7任務地址空間281
12.7.1任務線性空間到物理
空間的映像281
12.7.2任務邏輯地址空間282
習題12283
第13章調(diào)試技術284
13.1調(diào)試支持284
13.2調(diào)試寄存器285
13.2.1調(diào)試地址寄存器
（DR0～DR3）285
13.2.2調(diào)試控制寄存器（DR7）…285
13.2.3調(diào)試狀態(tài)寄存器（DR6）…286
13.2.4斷點字段識別287
13.3調(diào)試異常288
13.3.1中斷1——調(diào)試異常288
13.3.2中斷3——斷點指令291
習題13291
 第14章指令系統(tǒng)292
14.1數(shù)據(jù)傳送指令292
14.1.1通用數(shù)據(jù)傳送指令292
14.1.2堆棧處理指令293
14.1.3類型轉換指令294
14.2二進制算術運算指令296
14.2.1加法指令和減法指令297
14.2.2比較和符號改變指令298
14.2.3乘法指令298
14.2.4除法指令299
14.3十進制算術運算指令300
14.3.1壓縮BCD調(diào)整指令300
14.3.2非壓縮BCD調(diào)整指令300
14.4邏輯指令301
14.4.1布爾操作指令301
14.4.2位測試與修改指令302
14.4.3位掃描指令302
14.4.4移位與環(huán)移指令302
14.4.5根據(jù)條件設置字節(jié)指令…310
14.4.6測試指令310
14.5控制轉移指令311
14.5.1無條件轉移指令311
14.5.2條件轉移指令312
14.5.3軟件中斷314
14.6串操作315
14.6.1重復前綴315
14.6.2變址和定向標志的控制…316
14.6.3字串指令317
14.7結構化語言指令318
14.8標志控制指令323
14.8.1進位和定向標志控制
指令323
14.8.2標志轉換指令323
14.9數(shù)字指令324
14.10段寄存器指令325
14.10.1段寄存器轉移指令325
14.10.2遠控制轉移指令326
14.10.3數(shù)據(jù)指針指令326
14.11雜項指令327
14.11.1地址計算指令327
14.11.2無操作指令328
14.11.3轉換指令328
14.11.4字節(jié)交換指令328
14.11.5交換與相加指令330
14.11.6比較與交換指令330
14.11.7CPUID 指令331
習題14331
附錄APentium指令系統(tǒng)333