Motorola24位DSP原理與應用基礎

第1章 DSP概述
　1.1 引言
　1.2 Motorola典型產品簡介
　1.3 DSP56300處理器簡介
　　1.3.1 DSP56300的主要特點
　　1.3.2 以DSP56300為內核的系列產品
　　1.3.3 本書中約定表示方法
第2章 DSP56311總體概要
　2.1 DSP56311總體基本結構
　2.2 DSP56300內核的工作過程與工作狀態(tài)
　　2.2.1 內核工作過程
　　2.2.2 內核的工作狀態(tài)
　　2.2.3 中斷處理中的若干問題
　　2.2.4 復位處理狀態(tài)
第3章 芯片內核的硬件結構
　3.1 數(shù)據(jù)算術邏輯單元ALU
　　3.1.1 數(shù)據(jù)ALU的功能模塊
　　3.1.2 數(shù)據(jù)ALU的運算與數(shù)的舍入規(guī)則
　　3.1.3 16位運算模式
　　　3.1.3.1 16位運算模式中的數(shù)據(jù)傳送
　　　3.1.3.2 16位運算
　　3.1.4 流水線競爭
　3.2 地址產生單元AGU
　　3.2.1 AGU的結構
　　3.2.2 16位兼容模式
　　3.2.3 程序設計模型
　　3.2.4 尋址方式
　　3.2.5 修正地址的運算類型
　3.3 程序控制單元PCU
　　3.3.1 概述
　　3.3.2 PCU硬件結構
　　3.3.3 指令流水線
　3.3.4 PCU程序設計模型
　　3.3.4.1 配置和狀態(tài)寄存器
　　3.3.4.2 堆棧和堆棧擴展
　　3.3.4.3 系統(tǒng)堆棧配置和工作寄存器
　　3.3.4.4 程序、循環(huán)和異?，F(xiàn)象等處理的控制
　3.4 鎖相環(huán)（PLL）和時鐘發(fā)生器
　　3.4.1 PLL模塊
　　　3.4.1.1 預分頻器
　　　3.4.1.2 鑒相器和電荷泵環(huán)路濾波器
　　　3.4.1.3 壓控振蕩器
　　　3.4.1.4 時鐘發(fā)生器
　　3.4.2 PLL程序設計模型
第4章 JTAG測試訪問端口與片內仿真模塊
　4.1 JTAG測試訪問端口
　　4.1.1 端口的功能和內部結構
　　4.1.2 JTAG指令
　　4.1.3 對DSP56300 JTAG的限制
　4.2 片內仿真（OnCE）模塊
　　4.2.1 OnCE控制器
　　　4.2.1.1 OnCE命令寄存器OCR
　　　4.2.1.2 OnCE解碼器ODEC
　　　4.2.1.3 OnCE狀態(tài)和控制寄存器OSCR
　　4.2.2 OnCE存儲器斷點邏輯
　　4.2.3 OnCE對高速緩存（Cache）的支持
　　4.2.4 進入調試模式的方法
　　4.2.5 跟蹤緩沖器
　　4.2.6 串行握手協(xié)議
　　4.2.7 目標系統(tǒng)一側系統(tǒng)的調試要求
　　4.2.8 使用OnCE舉例
　　4.2.9 JTAGOnCE之間相互作用舉例
　　4.2.10 地址跟蹤模式
第5章 存儲器
　5.1 概述
　5.2 片內存儲器
　　5.2.1 程序存儲器
　　5.2.2 程序存儲器的轉換模式
……
第6章 DMA控制器
第7章 外圍器件及其編程技術
第8章 指令集及其使用指南
第9章 增強型濾波器協(xié)處理器
第10章 DSP56300系列的開發(fā)環(huán)境
參考文獻