圖解數(shù)字電路

第1章邏輯代數(shù)基礎(chǔ)
1.1概述
1.1.1數(shù)字量與模擬量
1.1.2數(shù)制和碼制
1.2算數(shù)運(yùn)算和邏輯運(yùn)算
1.2.1算述運(yùn)算
1.2.2邏輯運(yùn)算
1.3邏輯代數(shù)的基本公式
1.4邏輯代數(shù)的基本定理
1.4.1德·摩根定理
1.4.2對(duì)偶定理
1.5邏輯函數(shù)的化簡
1.5.1最小項(xiàng)和最大項(xiàng)
1.5.2卡諾圖化簡法
1.5.3奎因·麥克拉斯基化簡法
第2章邏輯電路
2.1電路符號(hào)與電路圖
2.2二極管邏輯電路
2.2.1二極管AND（與門）
2.2.2二極管OR（或門）
2.3晶體管邏輯電路
2.3.1直接型晶體管邏輯電路（DCTL）
2.3.2電阻-晶體管邏輯電路（RFL）
2.3.3極管-晶體管邏輯電路（DTL）
2.3.4晶體管-晶體管邏輯電路（TTL）
2.3.5電流切換型邏輯電路（CML）
2.4MOS邏輯電路
2.4.1MOS晶體管
2.4.2MOS邏輯電路
2.4.3CMOS邏輯電路
2.4.4Mos邏輯電路使用上的注意事項(xiàng)
2.5邏輯電路使用上的注意事項(xiàng)
2.5.1邏輯電壓電平與噪聲容限
2.5.2扇入與扇出（fan-in與fan-out）
2.5.3結(jié)線與門（wiredAND）
2.5.4對(duì)未使用輸入端子的處理
2.5.5傳輸延遲
第3章組合邏輯電路
3.1概述
3.1.1NAND（與非門），NOR（或非門）電路
3.1.2圖中因子法（map-factoring）
3.1.3邏輯電路的分析
3.2常用的組合邏輯電路
3.2.1編碼器與解碼器
3.2.2數(shù)據(jù)多路選擇器
3.2.3誤碼的檢測與糾正
3.2.4比較器
3.3邏輯電路的設(shè)計(jì)
第4章觸發(fā)器及其應(yīng)用
4.1觸發(fā)器的工作原理
4.2觸發(fā)器的種類及特性
4.2.1RS觸發(fā)器
4.2.2同步式Rs觸發(fā)器
4.2.3JK觸發(fā)器
4.2.4T觸發(fā)器
4.2.5D觸發(fā)器
4.3觸發(fā)器的應(yīng)用方程與輸入方程
4.4觸發(fā)器應(yīng)用舉例
第5章時(shí)序邏輯電路
5.1概述
5.2狀態(tài)轉(zhuǎn)換圖與狀態(tài)轉(zhuǎn)換表
5.3常用的時(shí)序邏輯電路
5.3.1同步計(jì)數(shù)器
5.3.2非同步計(jì)數(shù)器
5.3.3環(huán)形計(jì)數(shù)器
5.3.4約翰遜計(jì)數(shù)器
5.3.5移位寄存器
5.4時(shí)序邏輯電路的設(shè)計(jì)
5.4.1用狀態(tài)轉(zhuǎn)換表進(jìn)行時(shí)序電路的設(shè)計(jì)
5.4.2同步計(jì)數(shù)器的設(shè)計(jì)
5.4.3簡單的高速計(jì)數(shù)器設(shè)計(jì)
第6章脈沖的產(chǎn)生與整形電路
6.1脈沖和數(shù)字信號(hào)
6.2脈沖波形和頻譜頻率特性
6.3鋸齒波的產(chǎn)生
6.3.1鋸齒波產(chǎn)生電路
6.3.2密勒積分電路
6.3.3自舉電路
6.4多諧振蕩器
6.4.1無穩(wěn)態(tài)多諧振蕩器
6.4.2單穩(wěn)態(tài)多諧振蕩器
6.4.3雙穩(wěn)態(tài)多諧振蕩器
6.5施密特觸發(fā)器
6.5.1產(chǎn)生的波形
6.5.2電路的工作
6.5.3直流電壓分配的計(jì)算
6.5.4施密特觸發(fā)器在伺服電路中的應(yīng)用
6.6脈沖寬度與占空比
6.6.1脈沖寬度與占空比的計(jì)算
6.6.2脈沖性能的掌握方法
6.6.3方波的整形
6.7微分電路與積分電路
6.7.1微分電路
6.7.2積分電路
6.8各種各樣的整形電路
6.8.1截取電路（提取波形的頂部）
6.8.2雙向限幅電路（提取波形的中心部分）
6.8.3削波電路（切取波形中間的一部分）
6.8.4鉗位電路（加一直流電平在信號(hào)波形上）
第7章存儲(chǔ)器
7.1概述
7.1.1存儲(chǔ)器芯片
7.1.2存儲(chǔ)器芯片的分類
7.2隨機(jī)存儲(chǔ)器（RAM）
7.2.1SRAM
7.2.2DRAM
7.3只讀存儲(chǔ)器（ROM）
7.3.1maskROM
7.3.2EPRoM和OTPROM
7.3.3EEPROM
7.3.4閃存
7.4專用存儲(chǔ)器
7.4.1視頻RAM
7.4.2同步DRAM
7.4.3RDRAM
7.4.43D-RAM
7.4.5其他專用存儲(chǔ)器
第8章可編程邏輯電路及其應(yīng)用
8.1可編程邏輯陣列（PLA）器件
8.2可編程陣列邏輯（PAL）器件
8.2.1PAL器件的基本結(jié)構(gòu)
8.2.2PAL器件的輸出結(jié)構(gòu)
8.2.3PAL器件的應(yīng)用
8.3通用陣列邏輯（GAL）器件
8.3.1GAL器件的基本類型
8.3.2GAL器件的基本結(jié)構(gòu)
8.3.3GAL器件的輸出邏輯宏
單元OLMC
8.3.4GAL器件的工作模式
8.3.5GAL器件應(yīng)用
8.4復(fù)雜可編程邏輯器件（CPLD）
8.4.1CPLD的基本結(jié)構(gòu)
8.4.2CPLD典型器件及其應(yīng)用
8.5現(xiàn)場可編程邏輯器件（FPGA）
8.5.1概述
8.5.2FPGA器件的基本結(jié)構(gòu)
8.5.3FPGA應(yīng)用舉例
第9章數(shù)一模和模-數(shù)轉(zhuǎn)換
9.1數(shù)-模（D／A）轉(zhuǎn)換
9.1.1D／A轉(zhuǎn)換電路的原理
9.1.2采用負(fù)載阻抗的D／A轉(zhuǎn)換電路
9.1.3梯形D／A轉(zhuǎn)換電路
9.1.4串聯(lián)型D／A轉(zhuǎn)換電路
9.2模-數(shù)（A／D）轉(zhuǎn)換
9.2.1比較平衡型A／D轉(zhuǎn)換電路
9.2.2計(jì)數(shù)型A／D轉(zhuǎn)換電路
9.2.3縱接型A／D轉(zhuǎn)換電路
第10章數(shù)字電路與計(jì)算機(jī)
10.1計(jì)算機(jī)的計(jì)算方法與二進(jìn)制運(yùn)算
10.1.1計(jì)算機(jī)的計(jì)算方法與程序設(shè)計(jì)
10.1.2二進(jìn)制數(shù)的加減法
10.1.3二進(jìn)制數(shù)的乘除法
10.2計(jì)算機(jī)的構(gòu)造與動(dòng)作
10.2.1計(jì)算機(jī)的構(gòu)造
10.2.2用計(jì)算機(jī)進(jìn)行加法運(yùn)算
10.2.3用計(jì)算機(jī)進(jìn)行減法運(yùn)算
10.2.4其他更多的指令和轉(zhuǎn)移指令
10.3用計(jì)算機(jī)進(jìn)行乘除運(yùn)算
10.3.1計(jì)算機(jī)指令與匯編語言
10.3.2乘法
10.3.3除法
10.4計(jì)算機(jī)的輸入輸出
10.4.1計(jì)算機(jī)的輸入輸出構(gòu)造
10.4.2文字輸出程序
10.4.3文字輸入程序
第1l章數(shù)字電路的可靠性
11.1半導(dǎo)體器件的可靠性
11.2半導(dǎo)體器件的故障模式
11.3可靠性試驗(yàn)
11.4數(shù)字電路的可靠性設(shè)計(jì)
第12章數(shù)字電路的應(yīng)用及制作
12.1運(yùn)算電路
12.1.1半加器電路
12.1.2全加器電路
12.1.3減法器電路
12.1.4串行加法運(yùn)算電路
12.1.5串行減法運(yùn)算電路
12.2用于控制的數(shù)字電路
12.2.1正反轉(zhuǎn)控制電路
12.2.2電動(dòng)機(jī)的正反轉(zhuǎn)電路
12.2.3啟動(dòng)控制電路
12.2.4三相電動(dòng)機(jī)的Y-△運(yùn)轉(zhuǎn)電路
12.2.5人行橫道的信號(hào)機(jī)電路
12.3接口
12.3.lIC與LED顯示電路的接口
12.3.2TTL與CMOS的接口
12.3.3CMOS與TTL的接口
12.3.4觸點(diǎn)電路與IC電路的接口
12.3.5IC與繼電器電路的接口
12.3.6CPU和數(shù)據(jù)總線之間的接口
12.3.7接口IC
12.4信號(hào)變換電路
12.4.1十進(jìn)制一BCD編碼器
12.4.2BCD一十進(jìn)制解碼器
12.4.3把BCD變換為7段十進(jìn)制顯示的變換器
12.4.4數(shù)據(jù)選擇器
12.4.5多路分離器
12.5石英式數(shù)字鐘表的制作
12.5.1概述
12.5.2電路的各個(gè)部分
12.6將鐘表用的IC用于數(shù)字式鐘表的制作
12.6.1概述
12.6.2顯示電路
12.6.3制作上的注意點(diǎn)
12.6.4調(diào)整
常用邏輯符號(hào)對(duì)照表