可編程邏輯器件和EDA設(shè)計(jì)技術(shù)

定　價(jià)：￥38.00

作　者：	姜雪松等編著
出版社：	機(jī)械工業(yè)出版社
叢編項(xiàng)：	硬件電路工程師從入門到提高叢書
標(biāo)　簽：	可編程控制器

購買這本書可以去

ISBN：	9787111173144	出版時(shí)間：	2006-01-01	包裝：	膠版紙
開本：	小16開	頁數(shù)：	367	字?jǐn)?shù)：

內(nèi)容簡介

　　本書為硬件電路工程師從入門到提高叢書之一，其從實(shí)際應(yīng)用的角度出發(fā)，全面系統(tǒng)地介紹了可編程邏輯器件和EDA設(shè)計(jì)技術(shù)?？梢允棺x者快速、全面地掌握可編程邏輯器件和EDA設(shè)計(jì)技術(shù)。本書既可以作為高等院校電子通信類高年級本科生、研究生的教材或教學(xué)參考書，同時(shí)也可以作為從事電子系統(tǒng)設(shè)計(jì)的工程師和科研人員的技術(shù)參考書。目前，可編程邏輯器件和EDA設(shè)計(jì)技術(shù)的結(jié)合使得電子系統(tǒng)設(shè)計(jì)變得更加簡單方便、靈活快速，因此掌握可編程邏輯器件和EDA設(shè)計(jì)技術(shù)已經(jīng)成為通信與電子類技術(shù)人員的一項(xiàng)重要設(shè)計(jì)手段和技能。本書從實(shí)際應(yīng)用的角度出發(fā)，全面系統(tǒng)地介紹了可編程邏輯器件和EDA設(shè)計(jì)技術(shù)。本書第1部分主要介紹了可編程邏輯器件和EDA設(shè)計(jì)技術(shù)的基本知識，然后討論了可編程邏輯器件的基本原理和Xilinx公司的主流CPLD和FPGA器件。第2部分主要介紹了EDA設(shè)計(jì)技術(shù)中的VHDL設(shè)計(jì)方法，然后重點(diǎn)討論了兩種流行酌EDA開發(fā)工具：Altera公司的MAX+plusⅡ和Xilinx公司的ISE。第3部分通過大型的應(yīng)用實(shí)例來討論可編程邏輯器件和EDA設(shè)計(jì)技術(shù)的結(jié)合應(yīng)用。本書內(nèi)容豐富、技術(shù)新穎、實(shí)用性強(qiáng)，可以使讀者快速、全面地掌握可編程邏輯器件和EDA設(shè)計(jì)技術(shù)。本書既可以作為高等院校電子通信類高年級本科生、研究生的教材或教學(xué)參考書，同時(shí)也可以作為從事電子系統(tǒng)設(shè)計(jì)的工程師和科研人員的技術(shù)參考書。

作者簡介

暫缺《可編程邏輯器件和EDA設(shè)計(jì)技術(shù)》作者簡介

圖書目錄

叢書序
前言
第1章　可編程邏輯器件和EDA設(shè)計(jì)技術(shù)
　1.1　可編程邏輯器件
　1.2　EDA設(shè)計(jì)技術(shù)
第2章　可編程邏輯器件的基本原理
　2.1　可編程邏輯器件的基本結(jié)構(gòu)
　2.2　簡單的可編程邏輯器件
　2.3　可編程邏輯器件：EPLD和CPLD
　2.4　現(xiàn)場可編程門陣列
第3章　Xillinx公司可編程邏輯器件的結(jié)構(gòu)原理
　3.1　XC9500系列CPLD的結(jié)構(gòu)原理
　3.2　CoolRunner XPLA3系列CPLD的結(jié)構(gòu)原理
　3.3　CoolRunner-Ⅱ系列CPLD的結(jié)構(gòu)原理
　3.4　CoolRunner-Ⅱ和Spartan-ⅡE系列FPGA的結(jié)構(gòu)原理
　3.5　Virtex-Ⅱ系列FPGA的結(jié)構(gòu)原理
第4章　VHDL設(shè)計(jì)方法
　4.1　VHDL概述
　4.2　VHDL程序的結(jié)構(gòu)
　4.3　VHDL程序的元素
　4.4　VHDL程序的描述語句
第5章　EDA開發(fā)工具——MAX+PlusⅡ
　5.1　MAX+plusaⅡ開發(fā)工具簡介
　5.2　MAX+plusaⅡ的設(shè)計(jì)輸入
　5.3　MAX+plusaⅡ的設(shè)計(jì)編譯
　5.4　MAX+plusaⅡ的設(shè)計(jì)校驗(yàn)
　5.5　MAX+plusaⅡ的器件編程　
第6章　EDA開發(fā)工具——ISE
　6.1　設(shè)計(jì)開始
　6.2　VHDL的設(shè)計(jì)輸入
　6.3　添加時(shí)序約束
　6.4　仿真行為模型
　6.5　使用ModelSim進(jìn)行行為仿真
　6.6　原理圖方式的設(shè)計(jì)輸入
　6.7　設(shè)計(jì)輸入
第7章　CPLD/FPGA的邊界掃描與下載方式
　7.1　概述
　7.2　邊界掃描測試
　7.3　Xilinx器件的下載
第8章　I2C總線的設(shè)計(jì)
　8.1　I2C總線的結(jié)構(gòu)
　8.2　I2C總線的具體實(shí)現(xiàn)
　8.3　程序說明
第9章　DDR SDRAM接口控制器
　9.1　概述
　9.2　設(shè)計(jì)要點(diǎn)
　9.3　頂層程序模塊
　9.4　時(shí)鐘模塊
　9.5　控制模塊說明
　9.6　數(shù)據(jù)通道模塊
　9.7　DQS選通模塊
　9.8　測試平臺
參考文獻(xiàn)