電子技術(shù)基礎(chǔ)（模擬電子技術(shù)）

第1章 數(shù)字電路基礎(chǔ)
1. 1 數(shù)字系統(tǒng)中的計(jì)數(shù)體制與編碼
1. 1. 1 計(jì)數(shù)體制
1. 1. 2 不同進(jìn)制間的轉(zhuǎn)換
1. 1. 3 二進(jìn)制碼
1. 2 邏輯函數(shù)
1. 2. 1 邏輯變量與邏輯函數(shù)
1. 2. 2 基本邏輯關(guān)系
1. 2. 3 邏輯代數(shù)基本定律
1. 2. 4 邏輯代數(shù)基本規(guī)則
1. 2. 5 邏輯函數(shù)的代數(shù)變換與化簡(jiǎn)
1. 3 邏輯函數(shù)的卡諾圖化簡(jiǎn)法
1. 3. 1 邏輯函數(shù)最小項(xiàng)表達(dá)式
1. 3. 2 邏輯函數(shù)的卡諾圖表示法
1. 3. 3 用卡諾圖化簡(jiǎn)邏輯函數(shù)
1. 3. 4 具有無(wú)關(guān)項(xiàng)的邏輯函數(shù)的化簡(jiǎn)
本章小結(jié)
習(xí)題
第2章 邏輯門(mén)電路
2. 1 邏輯約定與邏輯電平
2. 2 基本邏輯門(mén)電路
2. 2. 1 二極管門(mén)電路
2. 2. 2 三極管非門(mén)電路
2. 2. 3 組合邏輯門(mén)
2. 3 TTL集成邏輯門(mén)電路
2. 3. 1 TTL與非門(mén)
2. 3. 2 TTL門(mén)電路的特性與參數(shù)
2. 3. 3 集電極開(kāi)路門(mén)和三態(tài)門(mén)
2. 3. 4 TTL電路使用常識(shí)
2. 4 CMOS集成邏輯門(mén)電路
2. 4. 1 CMOS反相器
2. 4. 2 CMOS與非門(mén)和或非門(mén)
2. 4. 3 CMOS傳輸門(mén)和模擬開(kāi)關(guān)
2. 4. 4 CMOS電路特性及使用常識(shí)
本章小結(jié)
習(xí)題
技能實(shí)訓(xùn)
第3章 組合邏輯電路
3. 1 組合邏輯電路及特點(diǎn)
3. 2 組合邏輯電路的分析
3. 2. 1 組合邏輯電路的分析方法
3. 2. 2 分析舉例
3. 3 組合邏輯電路的設(shè)計(jì)
3. 3. 1 組合邏輯電路的設(shè)計(jì)方法
3. 3. 2 設(shè)計(jì)舉例
3. 4 加法器與數(shù)值比較器
3. 4. 1 二進(jìn)制加法器
3. 4. 2 數(shù)值比較器
3. 5 編碼器
3. 5. 1 二進(jìn)制編碼器
3. 5. 2 二-十進(jìn)制編碼器
3. 6 譯碼器與數(shù)碼顯示器
3. 6. 1 通用譯碼器
3. 6. 2 顯示譯碼器
3. 7 數(shù)據(jù)選擇器與數(shù)據(jù)分配器
3. 7. 1 數(shù)據(jù)選擇器
3. 7. 2 數(shù)據(jù)分配器
3. 8 組合邏輯電路中的競(jìng)爭(zhēng)與冒險(xiǎn)
3. 8. 1 競(jìng)爭(zhēng)與冒險(xiǎn)的概念
3. 8. 2 競(jìng)爭(zhēng)與冒險(xiǎn)的判斷與消除
本章小結(jié)
習(xí)題
技能實(shí)訓(xùn)
第4章 集成觸發(fā)器
4. 1 基本觸發(fā)器
4. 1. 1 觸發(fā)器及分類
4. 1. 2 基本RS觸發(fā)器
4. 2 同步觸發(fā)器
4. 2. 1 同步RS觸發(fā)器
4. 2. 2 同步D觸發(fā)器
4. 2. 3 同步JK觸發(fā)器
4. 2. 4 T觸發(fā)器和T''觸發(fā)器
4. 3 集成觸發(fā)器
4. 3. 1 維持阻塞D觸發(fā)器
4. 3. 2 負(fù)邊沿JK觸發(fā)器
4. 3. 3 集成觸發(fā)器使用的特殊問(wèn)題
本章小結(jié)
習(xí)題
技能實(shí)訓(xùn)
第5章 時(shí)序邏輯電路
5. 1 時(shí)序邏輯電路概述
5. 2 時(shí)序邏輯電路的分析
5. 2. 1 簡(jiǎn)單時(shí)序邏輯電路及分析
5. 2. 2 時(shí)序邏輯電路的分析方法
5. 3 計(jì)數(shù)器
5. 3. 1 計(jì)數(shù)器的原理及分類
5. 3. 2 集成計(jì)數(shù)器
5. 4 寄存器
5. 4. 1 數(shù)碼寄存器
5. 4. 2 移位寄存器
本章小結(jié)
習(xí)題
技能實(shí)訓(xùn)
第6章 半導(dǎo)體存儲(chǔ)器與可編程
邏輯器件
6. 1 隨機(jī)存儲(chǔ)器RAM
6. 1. 1 RAM的基本結(jié)構(gòu)
6. 1. 2 RAM的存儲(chǔ)單元
6. 1. 3 集成RAM簡(jiǎn)介
6. 2 只讀存儲(chǔ)器ROM
6. 2. 1 固定ROM
6. 2. 2 可編程ROM
6. 2. 3 集成EPROM
6. 3 可編程邏輯器件PLD
6. 3. 1 PLD簡(jiǎn)介
6. 3. 2 通用陣列邏輯GAL
*6. 3. 3 復(fù)雜可編程邏輯器件CPLD
*6. 3. 4 現(xiàn)場(chǎng)可編程門(mén)陣列FPGA
本章小結(jié)
習(xí)題
技能實(shí)訓(xùn)
第7章 數(shù)模和模數(shù)轉(zhuǎn)換器
7. 1 D／A轉(zhuǎn)換器
7. 1. 1 D／A轉(zhuǎn)換器的基本概念
7. 1. 2 倒T形電阻網(wǎng)絡(luò)D／A轉(zhuǎn)換器的原理
7. 1. 3 集成D／A轉(zhuǎn)換器及其應(yīng)用
7. 2 A／D轉(zhuǎn)換器
7. 2. 1 A／D轉(zhuǎn)換器的基本概念
7. 2. 2 典型的A／D轉(zhuǎn)換器原理
7. 2. 3 集成A／D轉(zhuǎn)換器及其應(yīng)用
本章小結(jié)
習(xí)題
技能實(shí)訓(xùn)
第8章 脈沖信號(hào)的產(chǎn)生與整形
8. 1 多諧振蕩器
8. 1. 1 由CMOS非門(mén)構(gòu)成的多諧振蕩器
8. 1. 2 石英晶體多諧振蕩器
8. 2 單穩(wěn)態(tài)觸發(fā)器
8. 2. 1 微分型單穩(wěn)態(tài)觸發(fā)器
8. 2. 2 集成單穩(wěn)態(tài)觸發(fā)器
8. 2. 3 單穩(wěn)態(tài)觸發(fā)器的應(yīng)用
8. 3 施密特觸發(fā)器
8. 3. 1 施密特觸發(fā)器的功能
8. 3. 2 由CMOS門(mén)構(gòu)成的施密特觸發(fā)器
8. 3. 3 集成施密特觸發(fā)器
8. 3. 4 施密特觸發(fā)器的應(yīng)用
8. 4 555定時(shí)器及其應(yīng)用
8. 4. 1 555定時(shí)器的電路結(jié)構(gòu)及功能
8. 4. 2 用555定時(shí)器組成多諧振蕩器
8. 4. 3 用555定時(shí)器組成單穩(wěn)態(tài)觸發(fā)器
8. 4. 4 用555定時(shí)器組成施密特觸發(fā)器
本章小結(jié)
習(xí)題
技能實(shí)訓(xùn)
附錄A 國(guó)內(nèi)外集成電路型號(hào)命名方法
附錄B 二進(jìn)制邏輯單元圖形符號(hào)簡(jiǎn)介
B. 1 二進(jìn)制邏輯單元圖形符號(hào)的組成
B. 1. 1 方框
B. 1. 1 限定符號(hào)
B. 2 關(guān)聯(lián)標(biāo)記
B. 2. 1 約定
B. 2. 2 關(guān)聯(lián)的類型及用途
D. 3 邏輯狀態(tài). 邏輯電平與邏輯約定
B. 3. 1 內(nèi). 外部邏輯狀態(tài)與邏輯電平
B. 3. 2 邏輯約定
附錄C 美國(guó)標(biāo)準(zhǔn)信息交換碼 ASCII
附錄D 國(guó)內(nèi)外常用二進(jìn)制邏輯元件圖形
符號(hào)對(duì)照表
參考文獻(xiàn)