微機(jī)原理與匯編語言

第1章 微型計(jì)算機(jī)概述
1.1 微機(jī)的基本組成
1.1.1 硬件系統(tǒng)
1.1.2 軟件系統(tǒng)
1.1.3 微機(jī)系統(tǒng)的層次結(jié)構(gòu)
1.2 微機(jī)的基本原理
1.2.1 存儲程序工作方式
1.2.2 信息的數(shù)字化表示
1.3 微機(jī)的性能指標(biāo)
1.4 計(jì)算機(jī)的發(fā)展、分類與應(yīng)用
1.4.1 計(jì)算機(jī)的發(fā)展歷程
1.4.2 計(jì)算機(jī)的分類
1.4.3 計(jì)算機(jī)應(yīng)用舉例
1.5 練習(xí)題
第2章 數(shù)制與編碼
2.1 進(jìn)位計(jì)數(shù)制
2.1.1 進(jìn)位計(jì)數(shù)制的相關(guān)概念
2.1.2 計(jì)算機(jī)中常用的進(jìn)位制
2.1.3 不同進(jìn)位計(jì)數(shù)制之間的轉(zhuǎn)換
2.1.4 BCD碼
2.2 數(shù)值在計(jì)算機(jī)內(nèi)的表示
2.2.1 無符號定點(diǎn)數(shù)的表示
2.2.2 帶符號定點(diǎn)數(shù)的表示
2.2.3 浮點(diǎn)數(shù)表示
2.3 運(yùn)算方法
2.3.1 補(bǔ)碼定點(diǎn)加減法
2.3.2 定點(diǎn)數(shù)的乘除運(yùn)算
2.4 字符表示
2.4.1 ASCII碼
2.4.2 漢字編碼簡介
2.5 練習(xí)題
第3章 8088/8086 CPU
3.1 CPU的邏輯結(jié)構(gòu)
3.1.1 總線接口部件
3.1.2 執(zhí)行部件
3.1.3 總線接口部件與執(zhí)行部件的協(xié)同工作管理
3.2 8086的工作模式和引腳定義
3.2.1 總線分時(shí)復(fù)用
3.2.2 8088和8086 CPU的工作模式
3.2.3 8086的引腳定義
3.3 時(shí)鐘發(fā)生器8284A
3.4 最小工作模式的典型結(jié)構(gòu)
3.5 8086的最大模式的典型結(jié)構(gòu)
3.6 總線操作時(shí)序分析
3.6.1 最小工作模式下的總線周期時(shí)序分析
3.6.2 最大工作模式下的總線周期時(shí)序分析
3.6.3 可屏蔽中斷響應(yīng)周期
3.6.4 總線的空操作
3.7 系統(tǒng)的啟動和復(fù)位操作
3.7.1 系統(tǒng)的啟動及復(fù)位操作
3.7.2 總線的請求與保持操作
3.8 練習(xí)題
第4章 8088/8086指令系統(tǒng)
4.1　指令和指令系統(tǒng)概述
4.1.1　指令系統(tǒng)的發(fā)展
4.1.2　指令系統(tǒng)的含義
4.1.3　指令系統(tǒng)的格式
4.2　指令系統(tǒng)的尋址方式
4.2.1　立即數(shù)尋址
4.2.2　寄存器尋址
4.2.3　直接尋址
4.2.4　寄存器間接尋址
4.2.5　基址或變址尋址
4.2.6　基址加變址尋址
4.2.7　有效地址與物理地址
4.3　8088/8086指令系統(tǒng)
4.3.1　數(shù)據(jù)傳送指令
4.3.2　算術(shù)運(yùn)算指令
4.3.3　邏輯運(yùn)算和移位指令
4.3.4　串操作指令
4.3.5　控制轉(zhuǎn)移指令
4.4　練習(xí)題
第5章 半導(dǎo)體存儲器
5.1 存儲器的基本概念
5.1.1 存儲器的分類
5.1.2 存儲器的性能指標(biāo)
5.1.3 存儲系統(tǒng)的層次結(jié)構(gòu)
5.2 半導(dǎo)體存儲器芯片
5.2.1 半導(dǎo)體存儲器的組成
5.2.2 半導(dǎo)體靜態(tài)存儲器舉例
5.2.3 半導(dǎo)體動態(tài)存儲器舉例
5.2.4 半導(dǎo)體只讀存儲器舉例
5.3 主存儲器組織
5.3.1 主存儲器的邏輯設(shè)計(jì)
5.3.2 主存儲器與CPU的連接
5.4 提高存儲系統(tǒng)性能的一些方法
5.4.1 高速緩存技術(shù)
5.4.2 虛擬存儲器
5.5 練習(xí)題
第6章 微型計(jì)算機(jī)和外設(shè)的數(shù)據(jù)傳輸
6.1 為什么要用接口電路
6.1.1 微型計(jì)算機(jī)中的總線
6.1.2 為什么要用接口電路
6.2 CPU和I/O設(shè)備之間的信號
6.2.1 數(shù)據(jù)信息
6.2.2 狀態(tài)信息
6.2.3 控制信息
6.3 接口部件的I/O端口
6.3.1 I/O接口的典型結(jié)構(gòu)
6.3.2 I/O接口的編址方法
6.4 CPU和外設(shè)之間的數(shù)據(jù)傳送方式
6.4.1 程序方式
6.4.2 中斷方式
6.4.3 DMA方式
6.4.4 輸入/輸出過程中的幾個(gè)問題
6.5 練習(xí)題
第7章 I/O接口技術(shù)
7.1 接口的功能以及在系統(tǒng)中的連接
7.1.1 接口的主要功能
7.1.2 接口與系統(tǒng)的連接
7.2 串行接口及串行通信
7.2.1 串行接口
7.2.2 串行通信涉及的幾個(gè)問題
7.3 可編程串行通信接口芯片8251A
7.3.1 8251A的基本工作原理
7.3.2 8251A芯片的控制字及其工作方式
7.3.3 8251A的編程
7.3.4 8251A編程舉例
7.3.5 應(yīng)用8251A編程實(shí)例
7.4 并行通信和并行接口
7.4.1 并行通信
7.4.2 并行接口
7.5 可編程并行通信接口芯片8255A
7.5.1 8255A芯片內(nèi)部結(jié)構(gòu)及其功能
7.5.2 8255A芯片的引腳信號
7.5.3 8255A的控制字
7.5.4 8255A的工作方式
7.5.5 8255A并行接口應(yīng)用舉例
7.6 DMA控制器8237A
7.6.1 8237A芯片內(nèi)部結(jié)構(gòu)
7.6.2 8237A的原理
7.6.3 8237A編程及其應(yīng)用舉例
7.7 可編程計(jì)數(shù)器/定時(shí)器8253
7.7.1 可編程計(jì)數(shù)器/定時(shí)器的工作原理
7.7.2 8253的結(jié)構(gòu)和工作原理
7.7.3 8253的編程命令
7.7.4 8253芯片的工作方式
7.7.5 8253應(yīng)用舉例
7.8 練習(xí)題
第8章 中斷系統(tǒng)
8.1 中斷的基本概念
8.1.1 中斷的定義
8.1.2 中斷源
8.1.3 中斷矢量表
8.1.4 中斷類型
8.1.5 中斷的作用
8.2 中斷的基本原理
8.2.1 中斷過程
8.2.2 中斷優(yōu)先權(quán)
8.2.3 中斷的嵌套
8.2.4 8086/8088中斷響應(yīng)過程
8.2.5 中斷處理子程序的結(jié)構(gòu)模式
8.3 8259A中斷控制器
8.3.1 8259A的結(jié)構(gòu)及邏輯功能
8.3.2 8259A的引腳
8.3.3 8259A的編程結(jié)構(gòu)和工作原理
8.3.4 中斷控制器8259A的工作方式
8.3.5 8259A芯片的級聯(lián)使用
8.3.6 8259A的編程
8.3.7 IBM PC對8259A的編程
8.4 練習(xí)題
第9章 A/D和D/A轉(zhuǎn)換
9.1 基礎(chǔ)知識
9.2 A/D轉(zhuǎn)換器（模數(shù)轉(zhuǎn)換器）
9.2.1 A/D轉(zhuǎn)換器的工作原理及技術(shù)參數(shù)
9.2.2 ADC0809模數(shù)轉(zhuǎn)換器
9.2.3 ADC0809模數(shù)轉(zhuǎn)換器與系統(tǒng)的連接
9.3 D/A轉(zhuǎn)換器（數(shù)模轉(zhuǎn)換器）
9.3.1 D/A轉(zhuǎn)換器的基本工作原理
9.3.2 D/A轉(zhuǎn)換器的相關(guān)技術(shù)參數(shù)
9.3.3 DAC0832數(shù)模轉(zhuǎn)換器
9.3.4 DAC0832與系統(tǒng)的連接
9.4 練習(xí)題
附錄一
附錄二