計(jì)算機(jī)硬件技術(shù)基礎(chǔ)（第二版）

第一部分 微機(jī)原理篇
第一章 微機(jī)系統(tǒng)組成及工作原理（3）
1.1 微機(jī)系統(tǒng)概述（3）
1.1.1 微機(jī)系統(tǒng)的三個(gè)層次（3）
1.1.2 微機(jī)系統(tǒng)的主要性能指標(biāo)（3）
1.2 微機(jī)系統(tǒng)的硬件結(jié)構(gòu)（5）
1.2.1 三總線結(jié)構(gòu)及分類（5）
1.2.2 微機(jī)各大組成部分的基本結(jié)構(gòu)及功能（7）
1.3 微機(jī)運(yùn)算基礎(chǔ)（11）
1.3.1 計(jì)算機(jī)中數(shù)的表示方法（11）
1.3.2 計(jì)算機(jī)的運(yùn)算（16）
1.4 微機(jī)基本工作原理（20）
1.4.1 計(jì)算機(jī)工作過程的本質(zhì)（20）
1.4.2 指令與程序概念（20）
1.4.3 指令類別（21）
1.4.4 指令與程序的執(zhí)行（21）
1.4.5 程序執(zhí)行過程舉例（22）
1.5 PC系列微機(jī)系統(tǒng)（24）
1.5.1 PC系歹（J微機(jī)系統(tǒng)概述（24）
1.5.2 基本系統(tǒng)配置（25）
1.5.3 非基本系統(tǒng)配置（26）
1.5.4 現(xiàn)代主流微機(jī)的主板結(jié)構(gòu)及其芯片組（27）
思考題與習(xí)題一（36）
第二章 微處理器和指令系統(tǒng)（39）
2.1 Intel系列微處理器（39）
2.1.1 8086／8088微處理器（39）
2.1.2 80486微處理器（42）
2.1.3 Pentium微處理器（43）
2.1.4 Pentium Pro微處理器（44）
2.1.5 PentiumⅡ微處理器（45）
2.1.6 PentiumⅢ微處理器（46）
2.1.7 Pentium 4微處理器（46）
2.2 Pentium微處理器（47）
2.2.1 內(nèi)部結(jié)構(gòu)與外部引腳（47）
2.2.2 內(nèi)部寄存器（53）
2.2.3 Pentium的四種工作方式（63）
2.3 Pentium微處理器指令系統(tǒng)（66）
2.3.1 基本數(shù)據(jù)類型（66）
2.3.2 操作數(shù)尋址方式（68）
2.3.3 Pentium指令系統(tǒng)概貌（76）
2.3.4 通用整數(shù)指令及應(yīng)用（78）
思考題與習(xí)題二（117）
第三章 匯編語言程序設(shè)計(jì)（124）
3.1 匯編語言的基本語法（124）
3.1.1 匯編語言源程序結(jié)構(gòu)（124）
3.1.2 匯編語言的語句格式（126）
3.1.3 匯編語言的數(shù)據(jù)（127）
3.1.4 表達(dá)式與運(yùn)算符（128）
3.2 偽指令語句（132）
3.2.1 方式選擇偽指令（132）
3.2.2 邏輯段定義偽指令（133）
3.2.3 數(shù)據(jù)偽指令語句（138）
3.2.4 模塊定義偽指令（141）
3.2.5 過程與宏定義偽指令（141）
3.2.6 結(jié)構(gòu)定義偽指令（144）
3.3 匯編語言程序設(shè)計(jì)入門（146）
3.3.1 匯編語言程序的開發(fā)過程（146）
3.3.2 基本結(jié)構(gòu)程序設(shè)計(jì)（147）
3.3.3 子程序設(shè)計(jì)與調(diào)用技術(shù)（160）
3.3.4 D0s／BIOS功能調(diào)用（169）
思考題與習(xí)題三（177）
第四章 存儲(chǔ)器（180）
4.1 現(xiàn)代高檔微機(jī)系統(tǒng)的存儲(chǔ)器體系結(jié)構(gòu)（180）
4.1.1 分級(jí)存儲(chǔ)器結(jié)構(gòu)（180）
4.1.2 虛擬存儲(chǔ)器結(jié)構(gòu)（181）
4.2 半導(dǎo)體存儲(chǔ)器的分類與選用原則 （182）
4.2.1 半導(dǎo)體存儲(chǔ)器的分類（182）
4.2.2 存儲(chǔ)器芯片的選用原則（183）
4.3 存儲(chǔ)器芯片和存儲(chǔ)條的接口特性（185）
4.3.1 各類存儲(chǔ)芯片的接口共性（185）
4.3.2 DRAM的接口特殊性（189）
4.4 內(nèi)存儲(chǔ)器系統(tǒng)的構(gòu)成原理（193）
4.4.1 存儲(chǔ)器結(jié)構(gòu)的確定（194）
4.4.2 存儲(chǔ)器芯片的選配（195）
4.4.3 存儲(chǔ)器接口的設(shè)計(jì)（198）
4.5 高速緩沖存儲(chǔ)器基本原理（204）
4.5.1 高速緩沖存儲(chǔ)器結(jié)構(gòu)（204）
4.5.2 高速緩存器與內(nèi)存的映像方式（205）
4.5.3 高速緩存器的讀／寫過程（205）
4.5.4 分級(jí)Cache·結(jié)構(gòu)與平均訪存周期的估算（206）
4.6 虛擬存儲(chǔ)器基本原理（207）
4.6.1 基本思想（207）
4.6.2 虛擬存儲(chǔ)器的管理與保護(hù)機(jī)制（208）
4.7 PC系列微機(jī)的內(nèi)存配置及其管理（213）
思考題與習(xí)題四（215）
第五章 I／O接口（218）
5.1 I／O接口的基本概念（218）
5.1.1 I／O設(shè)備與I／O接口（218）
5.1.2 接口的基本功能（219）
5.1.3 接口的基本結(jié)構(gòu)（219）
5.2 I／O 端口的編址方式（221）
5.2.1 存儲(chǔ)器映像方式（221）
5.2.2 隔離I／O方式（222）
5.2.3 80X86系列處理器的I／O編址方式（223）
5.3 I／O同步控制方式（226）
5.3.1 概述.-（226）
5.3.2 程序查詢式控制（227）
5.3.3 中斷驅(qū)動(dòng)式控制（229）
5.3.4 直接存儲(chǔ)器存取式控制（230）
5.3.5 延時(shí)等待式控制（234）
5.4 I／O接口中的數(shù)據(jù)緩存技術(shù)（234）
5.4.1 單一字節(jié)數(shù)據(jù)緩存器（234）
5.4.2 （I（0數(shù)據(jù)緩存器（235）
5.4.3 雙口SRAM數(shù)據(jù)緩存器（237）
思考題與習(xí)題五（238）
第六章 總線和總線標(biāo)準(zhǔn)（241）
6.1 有關(guān)總線的基本概念（241）
6.1.1 總線與總線模塊（241）
6.1.2 總線操作及控制（242）
6.1.3 總線的功能和性能指標(biāo)（243）
6.1.4 總線周期與指令周期、時(shí)鐘周期的關(guān)系（243）
6.2 總線仲裁方法（244）
6.2.1 "菊花鏈"仲裁（244）
6.2.2 并行仲裁（246）
6.2.3 并串行二維仲裁（247）
6.3 總線握手方法（248）
6.3.1 同步總線握手（248）
6.3.2 異步總線握手（249）
6.3.3 半同步總線握手（250）
6.4 Pentium處理器的典型總線操作時(shí)序（250）
6.4.1 非流水線式讀／寫周期的總線時(shí)序（250）
6.4.2 突發(fā)式讀／寫周期的總線時(shí)序（251）
6.4.3 流水線式讀／寫周期的總線時(shí)序（252）
6.5 PC系列微機(jī)中的常用標(biāo)準(zhǔn)總線（254）
6.5.1 標(biāo)準(zhǔn)總線概述（254）
6.5.2 目前常用模塊級(jí)內(nèi)部擴(kuò)展總線（255）
6.5.3 目前常用系統(tǒng)級(jí)外部總線（264）
思考題與習(xí)題六（271）
第七章 中斷與中斷控制（274）
7.1 有關(guān)中斷的基本概念（274）
7.1.1 中斷與中斷類型（274）
7.1.2 中斷優(yōu)先級(jí)與中斷嵌套（277）
7.1.3 CPU響應(yīng)中斷的條件（277）
7.1.4 中斷處理過程（278）
7.2 多中斷請(qǐng)求的服務(wù)判決（279）
7.2.1 程序查詢式判決（279）
7.2.2 中斷向量式判決 （280）
7.3 8259A可編程中斷控制器（281）
7.3.1 功能概述（281）
7.3.2 內(nèi)部結(jié)構(gòu)與外部引腳（282）
7.3.3 內(nèi)部端口尋址與讀／寫控制（284）
7.3.4 8259A的中斷工作過程（285）
7.3.5 命令字格式與應(yīng)用編程（286）
7.4 Pentium處理器的中斷機(jī)理（301）
7.4.1 實(shí)地址方式下使用中斷向量表（301）
7.4.2 保護(hù)虛地址方式下使用中斷描述符表（302）
7.4.3 中斷向量號(hào)分配（302）
7.4.4 中斷／異常的檢測(cè)、響應(yīng)、處理過程（304）
7.5 微機(jī)系統(tǒng)開發(fā)中利用8259A擴(kuò)展中斷源的方法（305）
7.5.1 使用級(jí)聯(lián)線的擴(kuò)展（305）
7.5.2 不用級(jí)聯(lián)線的擴(kuò)展（306）
思考題與習(xí)題七（308）
第八章 定時(shí)器／計(jì)數(shù)器電路（311）
8.1 計(jì)算機(jī)中的定時(shí)和計(jì)數(shù)（311）
8.1.1 實(shí)現(xiàn)定時(shí)、延時(shí)的控制方法（311）
8.1.2 可編程定時(shí)器／計(jì)數(shù)器的典型結(jié)構(gòu)和主要用途（311）
8.2 可編程定時(shí)器／計(jì)數(shù)器芯片8254（312）
8.2.1 基本功能（313）
8.2.2 內(nèi)部結(jié)構(gòu)與外部引腳（313）
8.2.3 內(nèi)部端口尋址與讀／寫控制（315）
8.2.4 六種工作方式（315）
8.2.5 應(yīng)用編程（321）
8.3 8254在PC系列機(jī)定時(shí)系統(tǒng)中的應(yīng)用（326）
思考題與習(xí)題八（330）
第二部分 微機(jī)接口篇
第九章 并行接口與串行接口（335）
9.1 并行接口與串行接口概述（335）
9.2 簡(jiǎn)單的不可編程并行接口電路（336）
9.3 可編程并行接口芯片8255A一5（336）
9.3.1 內(nèi)部結(jié)構(gòu)與外部引腳（336）
9.3.2 內(nèi)部端口尋址與讀／寫控制（338）
9.3.3 三種工作方式（338）
9.3.4 控制字格式與初始化編程（347）
9.4 串行通信的基本概念（351）
9.4.1 數(shù)據(jù)傳送方式（351）
9.4.2 波特率和收／發(fā)時(shí)鐘（352）
9.4.3 信號(hào)的調(diào)制和解調(diào)（352）
9.4.4 誤碼率和串行通信中的差錯(cuò)控制（354）
9.4.5 信道的多路復(fù)用（355）
9.4.6 串行通信的基本方式（357）
9.4.7 串行通信協(xié)議（357）
9.4.8 串行通信的實(shí)現(xiàn)方法（359）
9.5 異步串行通信接口標(biāo)準(zhǔn)：RS-232一C（359）
9.5.1 信號(hào)連接規(guī)范（360）
9.5.2 主要電氣技術(shù)指標(biāo)及應(yīng)用說明（363）
9.6 可編程串行接口芯片INS 8250 （365）
9.6.1 內(nèi)部結(jié)構(gòu)與外部引腳（365）
9.6.2 內(nèi)部寄存器與讀／寫控制（368）
9.6.3 初始化與應(yīng)用編程（374）
思考題與習(xí)題九（381）
第十章 基本人機(jī)交互設(shè)備接口（385）
10.1 鍵盤及其接口（385）
10.1.1 編碼鍵盤與非編碼鍵盤（385）
10.1.2 非編碼鍵盤的接口功能（386）
10.1.3 行／列掃描式鍵盤接口方法（386）
10.1.4 PC系列機(jī)鍵盤及接口（389）
10.2 顯示器及其接口（391）
10.2.1 LED顯示器及接口（391）
10.2.2 CRT顯示器及接口（396）
10.2.3 LCD顯示器及接口（400）
10.3 打印機(jī)及其接口（403）
10.3.1 打印機(jī)及其控制原理（403）
10.3.2 Centronics并行接口標(biāo)準(zhǔn)（404）
10.3.3 并行打印機(jī)接口方法（406）
10.4 鼠標(biāo)器及其接口（408）
10.4.1 鼠標(biāo)器及其工作原理（408）
10.4.2 鼠標(biāo)器的接口（409）
思考題與習(xí)題十（410）
第十一章 模擬I／O接口（414）
11.1 DAC及其與MPU的接口（414）
11.1.1 D／A轉(zhuǎn)換器原理（414）
11.1.2 DAC的基本參數(shù)（418）
11.1.3 典型的DAC集成芯片（419）
11.1.4 DAC芯片與MPU的接口技術(shù)（425）
11.2 ADC及其與MPU的接口（428）
11.2.1 A／D轉(zhuǎn)換的四個(gè)步驟（428）
11.2.2 A／D轉(zhuǎn)換器原理（430）
11.2.3 ADC的性能參數(shù)（431）
11.2.4 典型的集成ADC芯片（433）
11.2.5 ADC芯片與MPU的接口技術(shù)（441）
思考題與習(xí)題十一（446）
第三部分 微機(jī)應(yīng)用篇
第十二章 微機(jī)在測(cè)控系統(tǒng)中的應(yīng)用（451）
12.1 計(jì)算機(jī)測(cè)控系統(tǒng)概述（451）
12.1.1 計(jì)算機(jī)測(cè)控系統(tǒng)的一般結(jié)構(gòu)（451）
12.1.2 測(cè)控系統(tǒng)的實(shí)時(shí)性概念（452）
12.1.3 測(cè)控系統(tǒng)對(duì)計(jì)算機(jī)的要求（453）
12.1.4 構(gòu)成測(cè)控計(jì)算機(jī)系統(tǒng)的方案選擇（454）
12.2 實(shí)現(xiàn)計(jì)算機(jī)測(cè)控系統(tǒng)的關(guān)鍵技術(shù)（455）
12.2.1 傳感器及測(cè)量（455）
12.2.2 模擬I／O通道建立（456）
12.2.3 數(shù)據(jù)處理（469）
12.2.4 執(zhí)行機(jī)構(gòu)及驅(qū)動(dòng)（478）
12.2.5 可靠性與抗干擾技術(shù)（487）
12.3 計(jì)算機(jī)測(cè)控系統(tǒng)的設(shè)計(jì)與開發(fā)（487）
12.4 實(shí)際測(cè)控系統(tǒng)舉例（491）
思考題與習(xí)題十二（507）
附錄（510）
附錄A 關(guān)于本書配套的課內(nèi)實(shí)驗(yàn)安排建議（510）
附錄B ASCII碼表（511）
主要參考文獻(xiàn)（512）