數(shù)字IC設計：方法技巧與實踐

前言
第1章：背景知識
集成電路工藝、分類和設計方法的演進
集成電路工藝介紹
集成電路的分類
集成電路設計方法的演進
目前面臨的問題和發(fā)展方向
物理綜合技術
設計重用和SoC設計
片上網(wǎng)絡
FPGA動態(tài)可重構技術
提高設計的抽象層次
本書的內(nèi)容和范圍
參考文獻

第2章：芯片設計流程和工具
需求分析和需求管理
算法（Algorithm）和構架設計
模塊設計和RTL實現(xiàn)
綜合（Syntlaesis）
時序驗證
原型驗證
后端設計
生產(chǎn)測試（Mantlfacturing Test）
工具的作用
參考文獻

第3章：構架（Architeeture）設計
芯片構架選擇和設計
軟硬件劃分
功能模塊的劃分和接口定義
IP選擇和設計
模塊互連機制的選擇和設計
構架建模和仿真
芯片設計的特殊考慮
芯片制造商和工藝的選擇
設計的層次化
時序閉合性設計
可調(diào)試性設計
可測性設計
可驗證性設計
低功耗設計
封裝和引腳
制定構架（或功能）規(guī)范
制定功能驗證計劃
功能驗證的基本概念和方法
隨機測試（]Random Test）
衡量功能驗證的質量
參考文獻

第4章：RTL級設計和仿真概念
RTL代碼編寫的規(guī)則
通用規(guī)則
VHDL設計規(guī)則
Venlog設計規(guī)則
使用HDL檢查工具對RTL設計規(guī)則進行檢查
RTL級設計與綜合及后端設計的關系
RTL級設計的綜合結果
在RTL編碼中考慮時延
在RTL編碼中考慮面積問題
在RTL編碼中考慮功耗問題
在RTL編碼中考慮可測性問題
在RTL編碼中考慮布線問題
根據(jù)綜合結果改進RTL級設計
典型設計應用
時鐘和復位
狀態(tài)機
存儲單元
寄存器空間和CPU接口的設計
雙向信號和內(nèi)部總線
增強代碼的可移植性
基本邏輯單元設計
RTL級設計的仿真驗證
與仿真相關的概念
仿真競爭（Simulation Race）
仿真中的常見問題和解決
參考文獻

第5章：邏輯綜合和相關技術
綜合的概念和流程
邏輯綜合
等效性檢查
靜態(tài)時間分析
布局布線和驗證
使用DC進行綜合
預備知識
準備HDL文件
確定設計庫
DC對設計的一些操作
定義設計的環(huán)境
定義設計約束
設計優(yōu)化
分析和解決設計中存在的問題，
掃描綜合
掃描替換和掃描鏈組裝
自底向上和自頂向下的掃描插入
如何獲得最好的測試結果
邊界掃描（BoLmdary Scan）
靜態(tài)時間分析
PT基礎
PT基本操作
Prelayout靜態(tài)時間分析
Post-layout靜態(tài)時間分析
靜態(tài)時間分析報告
等效性檢查
基本概念
Fomality基礎
Fomality的一些關鍵概念
參考文獻

第6章：芯片設計的項目管理
項目計劃
功能、性能、成本以及設計周期的權衡
項目策劃的原則
項目策劃的流程
項目計劃（project plan）的內(nèi)容
挑選項目成員
項目控制與度量
項目跟蹤與控制
芯片設計生產(chǎn)率的度量
缺陷分析
風險管理
風險評估
風險最小化
數(shù)據(jù)管理
數(shù)據(jù)管理規(guī)則
芯片設計文檔
配置管理
芯片設計的質量保證
質量保證的主要功能
質量保證活動的管理
項目中的評審
參考文獻