數(shù)字電子技術(shù)

緒論思考題第1章 數(shù)字電路基礎(chǔ)1．1數(shù)制與碼制1．1．1數(shù)制1．1．2碼制1．2基本邏輯運(yùn)算1．2．1與邏輯運(yùn)算1．2．2或邏輯運(yùn)算1．213非邏輯運(yùn)算1．3邏輯代數(shù)的基本定律1．3．1邏輯變量和邏輯函數(shù)1．3．2邏輯代數(shù)的基本定律1．3．3邏輯代數(shù)運(yùn)算的三個(gè)規(guī)則1．4邏輯函數(shù)的表達(dá)方法1．4．1真值表1．4．2邏輯表達(dá)式1．4．3卡諾圖1．4．4邏輯圖1．4．5各種表示方法之間的互相轉(zhuǎn)換1．5邏輯函數(shù)的代數(shù)化簡(jiǎn)法1．5．1最簡(jiǎn)的概念1．5．2化簡(jiǎn)方法1．6邏輯函數(shù)的卡諾圖化簡(jiǎn)法1．6．1化簡(jiǎn)的基本原理1．6．2化簡(jiǎn)的方法1．6．3具有無(wú)關(guān)項(xiàng)的邏輯函數(shù)的化簡(jiǎn)本章小結(jié)習(xí)題第2章 邏輯門(mén)電路2．1二極管的開(kāi)關(guān)特性2．1．1晶體二極管的靜態(tài)伏安特性2．1．2二極管的開(kāi)關(guān)特性2．2三極管的開(kāi)關(guān)特性2．2．1雙極型三極管的靜態(tài)開(kāi)關(guān)特性2．2．2三極管的動(dòng)態(tài)開(kāi)關(guān)特性2．2．3MOS管的開(kāi)關(guān)特性2．3基本邏輯門(mén)2．3．1與邏輯門(mén)2．3．2或邏輯門(mén)2．3．3非邏輯門(mén)2．3．4復(fù)合邏輯門(mén)2．4TT1集成與非門(mén)2．4．1TT1與非門(mén)2．4．2常用的其他TT1門(mén)電路2．4．3TT1集成門(mén)電路常見(jiàn)型號(hào)2．4．4TT1集成門(mén)電路使用注意事項(xiàng)2．5CMOS集成邏輯門(mén)2．5．1CMOS反相器2．5．2CM()S與非門(mén)2．5．3CM()S或非門(mén)2．5．4CMOS傳輸門(mén)2．5．5CMOS集成電路使用注意事項(xiàng)2．5．6CM()S電路與TT1電路的連接2．5．7工程應(yīng)用本章小結(jié)習(xí)題實(shí)驗(yàn)技能訓(xùn)練實(shí)訓(xùn)項(xiàng)目集成邏輯門(mén)電路的功能測(cè)試及應(yīng)用第3章 組合邏輯電路3．1組合邏輯電路的概述3．1．1組合邏輯電路3．1．2組合電路的特點(diǎn)3．2組合邏輯電路的分析和設(shè)計(jì)方法3．2．1組合邏輯電路的分析方法3．2．2組合邏輯電路的設(shè)計(jì)方法3．3編碼器3．3．1編碼的概念3．3．2二進(jìn)制編碼器3．3．3二一十進(jìn)制編碼器3．3．4優(yōu)先編碼器3．3．5編碼器集成電路工程應(yīng)用3．4譯碼器3．4．1通用譯碼器3．4．2顯示譯碼器3．5數(shù)字比較器3．5．11位數(shù)字比較器3．5．2多位數(shù)字比較器3．6算術(shù)運(yùn)算電路3．6．1半加器3．6．2全力口器3．6．3多位加法器3．7數(shù)據(jù)選擇器與分配器3．7．1數(shù)據(jù)選擇器3．7．2數(shù)據(jù)分配器3．8組合邏輯電路中的競(jìng)爭(zhēng)與冒險(xiǎn)3．8．1競(jìng)爭(zhēng)與冒險(xiǎn)的原因3．8．2冒險(xiǎn)的分類(lèi)3．8．3冒險(xiǎn)的確定方法3．8．4競(jìng)爭(zhēng)冒險(xiǎn)的消除方法本章小結(jié)習(xí)題實(shí)驗(yàn)技能訓(xùn)練實(shí)訓(xùn)項(xiàng)目組合邏輯電路的應(yīng)用與測(cè)試第4章 集成觸發(fā)器4．1基本RS觸發(fā)器4．1．1電路組成和邏輯符號(hào)4．1．2功能分析4．1．3觸發(fā)器功能的描述4．1．4基本RS觸發(fā)器的特點(diǎn)4．1．5工程應(yīng)用4．2時(shí)鐘同步觸發(fā)器4．2．1時(shí)鐘同步RS觸發(fā)器4．2．2時(shí)鐘同步D觸發(fā)器4．2．3時(shí)鐘同步觸發(fā)器的空翻現(xiàn)象4．3主從觸發(fā)器4．3．1主從RS觸發(fā)器4．3．2主從JK觸發(fā)器4．4邊沿觸發(fā)器4．4．1維持阻塞D觸發(fā)器4．4．2負(fù)邊沿JK觸發(fā)器4．5CMOS觸發(fā)器4．5．1CMOSD觸發(fā)器4．5．2CMOSJK觸發(fā)器4．6工程應(yīng)用4．7其他類(lèi)型觸發(fā)器以及不同類(lèi)型觸發(fā)器之問(wèn)的轉(zhuǎn)換4．7．1T觸發(fā)器4．7．2T’觸發(fā)器4．7．3不同類(lèi)型觸發(fā)器之間的轉(zhuǎn)換本章小結(jié)習(xí)題實(shí)驗(yàn)技能訓(xùn)練實(shí)訓(xùn)項(xiàng)目觸發(fā)器的功能測(cè)試與應(yīng)用第5章 時(shí)序邏輯電路5．1時(shí)序邏輯電路的分析方法5．1．1時(shí)序邏輯電路功能表示方法5．1．2時(shí)序邏輯電路的基本分析方法5．2寄存器5．2．1數(shù)據(jù)寄存器5．2．2移位寄存器5．3計(jì)數(shù)器5．3．1計(jì)數(shù)器的功能和分類(lèi)5．3．2同步計(jì)數(shù)器5．3．3異步計(jì)數(shù)器5．3．4Ⅳ進(jìn)制計(jì)數(shù)器本章小結(jié)習(xí)題實(shí)驗(yàn)技能訓(xùn)練實(shí)訓(xùn)項(xiàng)目時(shí)序邏輯電路功能及應(yīng)用第6章 脈沖信號(hào)的產(chǎn)生與整形6．1脈沖電路概述6．2多諧振蕩器6．2．1自激多諧振蕩器6．2．2石英晶體多諧振蕩器6．3單穩(wěn)態(tài)觸發(fā)器6．3．1門(mén)電路構(gòu)成的單穩(wěn)態(tài)觸發(fā)器6．3．2集成單穩(wěn)態(tài)觸發(fā)器6．3．3單穩(wěn)態(tài)觸發(fā)器的應(yīng)用6．4施密特觸發(fā)器6．4．1門(mén)電路構(gòu)成的施密特觸發(fā)器6．4．2集成施密特觸發(fā)器6．4．3施密特觸發(fā)器的主要應(yīng)用6．5 555定時(shí)器6．5．1555定時(shí)器的電路組成6．5．2555定時(shí)器的功能6．5．3555定時(shí)器的應(yīng)用本章小結(jié)習(xí)題實(shí)驗(yàn)技能訓(xùn)練實(shí)訓(xùn)項(xiàng)目多諧振蕩器、單穩(wěn)態(tài)觸發(fā)器的安裝與測(cè)試第7章 數(shù)，模轉(zhuǎn)換與模，數(shù)轉(zhuǎn)換7．1數(shù)／模轉(zhuǎn)換器(DAC)7．1．1DAC的基本概念7．1．2T型電阻網(wǎng)絡(luò)DAC7．1．3倒T型電阻網(wǎng)絡(luò)I)AC7．1．4DAc的主要技術(shù)指標(biāo)7．1．5集成DAC介紹7．2模／數(shù)轉(zhuǎn)換器(ADC)7．2．1ADC的基本概念和轉(zhuǎn)換的一般步驟7．2．2逐次逼近型ADC7．2．3雙積分型ADC7．2．4ADC的主要技術(shù)指標(biāo)7．2．5ADC的工程應(yīng)用本章小結(jié)習(xí)題實(shí)驗(yàn)技能訓(xùn)練實(shí)訓(xùn)項(xiàng)目集成D／A和A／D轉(zhuǎn)換器及應(yīng)用第8章 存儲(chǔ)器與可編程邏輯器件8．1只讀存儲(chǔ)器(ROM)8．1．1掩膜(固定)型ROM8．1．2可編程ROM8．1．3可改寫(xiě)ROM8．1．4PROM的應(yīng)用8．2隨機(jī)存取存儲(chǔ)器(RAM)8．2．1RAM的基本結(jié)構(gòu)和工作原理8．2．2RAM存儲(chǔ)單元8．2．3RAM的擴(kuò)展8．2．4工程應(yīng)用(存儲(chǔ)器常用芯片簡(jiǎn)介)8．3可編程邏輯器件8．3．1可編程邏輯陣列(P1A)器件8．3．2可編程陣列邏輯(PA1)器件8．3．3通用陣列邏輯(GA1)8．3．4可擦除的可編程邏輯器件(EP1D)8．3．5P1D的編程本章小結(jié)習(xí)題實(shí)驗(yàn)技能訓(xùn)練實(shí)訓(xùn)項(xiàng)目EPROM的固化與擦除參考文獻(xiàn)