午夜DV内射一区二区,亚洲一区二区三区在线观看网站

內(nèi)容簡(jiǎn)介

　　華中科技大學(xué)電子技術(shù)課程組編的《電子技術(shù)基礎(chǔ)：數(shù)字部分（第5版）》為普通高等教育“十五”國(guó)家級(jí)規(guī)劃教材。前版榮獲2002年全國(guó)普通高等學(xué)校優(yōu)秀教材一等獎(jiǎng)。其特點(diǎn)如下：（1）加強(qiáng)了數(shù)字邏輯的概念與設(shè)計(jì)；（2）以CMOS器件為主兼顧其他類(lèi)型的器件；（3）引入了Verilog硬件描述語(yǔ)言和QuartusⅡ集成開(kāi)發(fā)軟件，利用PLD和EDA技術(shù)可以實(shí)現(xiàn)多種數(shù)字邏輯電路；（4）采用新的思路和技術(shù)以構(gòu)建模數(shù)和數(shù)模轉(zhuǎn)換器，作為模擬電路與數(shù)字電路的接口?！峨娮蛹夹g(shù)基礎(chǔ)（數(shù)字部分第5版）》內(nèi)容包括：數(shù)字邏輯概論，邏輯代數(shù)與硬件描述語(yǔ)言基礎(chǔ)，邏輯門(mén)電路，組合邏輯電路，鎖存器和觸發(fā)器，時(shí)序邏輯電路，存儲(chǔ)器、復(fù)雜可編程器件和現(xiàn)場(chǎng)可編程門(mén)陣列，脈沖波形的變換與產(chǎn)生，數(shù)模與模數(shù)轉(zhuǎn)換器，數(shù)字系統(tǒng)設(shè)計(jì)基礎(chǔ)。

作者簡(jiǎn)介

　　康華光教授（博士生導(dǎo)師）。男，1925年8月出生，湖南衡山人。中共黨員。1951年畢業(yè)于武漢大學(xué)電機(jī)工程學(xué)系。畢業(yè)后留校任教，1953年院系調(diào)整到華中理工大學(xué)《原華中工學(xué)院》工作至今；1985年經(jīng)國(guó)務(wù)院學(xué)位委員會(huì)評(píng)審為生物醫(yī)學(xué)工程專(zhuān)業(yè)博士生導(dǎo)師。曾任國(guó)家教育部《原國(guó)家教委》高校工科電工課程教學(xué)指導(dǎo)委員會(huì)副主任兼電子技術(shù)課程教學(xué)指導(dǎo)小組組長(zhǎng)?，F(xiàn)任職于華中理工大學(xué)生命科學(xué)與技術(shù)學(xué)院。兼任中國(guó)電子學(xué)會(huì)生物醫(yī)學(xué)電子學(xué)會(huì)委員，湖北省生物醫(yī)學(xué)工程學(xué)會(huì)理事。主要業(yè)績(jī)：長(zhǎng)期從事電子技術(shù)教學(xué)與生物醫(yī)學(xué)工程研究。主編的《電子技術(shù)基礎(chǔ)》《模擬、數(shù)字部分》作為高等學(xué)校電氣信息類(lèi)專(zhuān)業(yè)的教材，自1979年以來(lái)，已出了四個(gè)版本，累計(jì)發(fā)行260余萬(wàn)冊(cè)。第二、三版曾先后于1987、1992、1996年榮獲國(guó)家級(jí)優(yōu)秀教材獎(jiǎng)、國(guó)家級(jí)優(yōu)秀教材特等獎(jiǎng)和國(guó)家級(jí)科技進(jìn)步二等獎(jiǎng)。主持研究的“優(yōu)化電子技術(shù)基礎(chǔ)課程建設(shè)”項(xiàng)目，榮獲1989年國(guó)家級(jí)優(yōu)秀教學(xué)研究成果獎(jiǎng)。在科研方面，特別注重交叉學(xué)科，如生命科學(xué)，主要從事生物醫(yī)學(xué)信息的檢測(cè)與分析以及細(xì)胞電生理和生物物理研究。主持研制的PCII型膜片鉗系統(tǒng)經(jīng)省級(jí)鑒定達(dá)到當(dāng)今國(guó)際先進(jìn)水平，現(xiàn)已形成小批量生產(chǎn)。應(yīng)用該系統(tǒng)研究中藥蓮子芯的有效成分蓮芯堿的抗心律失常作用的機(jī)理，為中藥研究的西化開(kāi)創(chuàng)了新思路。將基礎(chǔ)研究與生物測(cè)量?jī)x器開(kāi)發(fā)相結(jié)合是該實(shí)驗(yàn)室形成特色的奧秘。結(jié)合科研，培養(yǎng)了博士、碩士生40余名，其中在學(xué)術(shù)上有所成就的不乏其人。發(fā)表了近百篇學(xué)術(shù)論文和專(zhuān)著《膜片鉗技術(shù)及其應(yīng)用》。

圖書(shū)目錄

1 數(shù)字邏輯概論
　1.1 數(shù)字電路與數(shù)字信號(hào)
　1.2 數(shù)制
　1.3 二進(jìn)制數(shù)的算術(shù)運(yùn)算
　1.4 二進(jìn)制代碼
　1.5 二值邏輯變量與基本邏輯運(yùn)算
　1.6 邏輯函數(shù)及其表示方法
　小結(jié)
　習(xí)題
2 邏輯代數(shù)與硬件描述語(yǔ)言基礎(chǔ)
　2.1 邏輯代數(shù)
　2.2 邏輯函數(shù)的卡諾圖化簡(jiǎn)法
　2.3 硬件描述語(yǔ)言Verilog HDL基礎(chǔ)
　小結(jié)
　習(xí)題
3 邏輯門(mén)電路
　3.1 MOS邏輯門(mén)電路
　3.2 TTL邏輯門(mén)電路
　*3.3 射極耦合邏輯門(mén)電路
　*3.4 砷化鎵邏輯門(mén)電路
　3.5 正負(fù)邏輯問(wèn)題
　3.6 邏輯門(mén)電路使用中的幾個(gè)實(shí)際問(wèn)題
　3.7 用Verilog HDL描述邏輯門(mén)電路
　小結(jié)
　習(xí)題
4 組合邏輯電路
　4.1 組合邏輯電路的分析
　4.2 組合邏輯電路的設(shè)計(jì)
　4.3 組合邏輯電路中的競(jìng)爭(zhēng)冒險(xiǎn)
　4.4 常用組合邏輯集成電路
　4.5 組合可編程邏輯器件
　4.6　用Verilog HDL描述組合邏輯電路
　小結(jié)
　習(xí)題
5 鎖存器和觸發(fā)器
　5.1 雙穩(wěn)態(tài)存儲(chǔ)單元電路
　5.2 鎖存器
　5.3 觸發(fā)器的電路結(jié)構(gòu)和工作原理
　5.4 觸發(fā)器的邏輯功能
　5.5 用Verilog HDL描述鎖存器和觸發(fā)器
　小結(jié)
　習(xí)題
6 時(shí)序邏輯電路
　6.1 時(shí)序邏輯電路的基本概念
　6.2 同步時(shí)序邏輯電路的分析
　6.3 同步時(shí)序邏輯電路的設(shè)計(jì)
　6.4 異步時(shí)序邏輯電路的分析
　6.5 若干典型的時(shí)序邏輯集成電路
　6.6 用Verilog HDL描述時(shí)序邏輯電路
　6.7 時(shí)序可編程邏輯器件
　小結(jié)
　習(xí)題
7 存儲(chǔ)器，復(fù)雜可編程器件和現(xiàn)場(chǎng)可編程門(mén)陣列
　7.1　只讀存儲(chǔ)器
　7.2　隨機(jī)存取存儲(chǔ)器
　7.3　復(fù)雜可編程邏輯器件
　7.4　現(xiàn)場(chǎng)可編程門(mén)陣列
　7.5　EDA技術(shù)和可編程器件的設(shè)計(jì)例題
　小結(jié)
　習(xí)題
8 脈沖波形的變換與產(chǎn)生
　8.1 單穩(wěn)態(tài)觸發(fā)器
　8.2 施密特觸發(fā)器
　8.3 多諧振蕩器
　8.4 555定時(shí)器及其應(yīng)用
　小結(jié)
　習(xí)題
9 數(shù)模與模數(shù)轉(zhuǎn)換器
　引言
　9.1 D/A轉(zhuǎn)換器
　9.2 A/D轉(zhuǎn)換器
　小結(jié)
　習(xí)題
*10 數(shù)字系統(tǒng)設(shè)計(jì)基礎(chǔ)
　10.1 數(shù)字系統(tǒng)概述
　10.2 算法狀態(tài)機(jī)
　10.3 寄存器傳輸語(yǔ)言
　10.4 用可編程邏輯器件實(shí)現(xiàn)數(shù)字系統(tǒng)
　小結(jié)
　習(xí)題