數(shù)字電子技術基礎（普通高等教育十五國家級規(guī)劃教材）

第一章數(shù)制和碼制.
1.1概述
1.2幾種常用的數(shù)制
1.3不同數(shù)制間的轉換
1.4二進制算數(shù)運算
1.4.1二進制算數(shù)運算的特點
1.4.2反碼.補碼和補碼運算
1.5幾種常用的編碼
本章小結
習題
第二章邏輯代數(shù)基礎
2.1概述
2.2邏輯代數(shù)中的三種基本運算
2.3邏輯代數(shù)的基本公式和常用公式
2.3.1基本公式
2.3.2若干常用公式
2.4邏輯代數(shù)的基本原理
2.4.1代入定理
2.4.2反演定理
2.4.3對偶定理
2.5邏輯函數(shù)及其表示方法
2.5.1邏輯函數(shù)
2.5.2邏輯函數(shù)的表示方法
2.5.3邏輯函數(shù)的兩種標準形式
2.6邏輯函數(shù)的化簡方法
2.6.1公式化簡法
2.6.2卡諾圖化簡法
*2.6.3奎恩－麥克拉斯基化簡法（Q-M法）
2.7具有無關項的邏輯函數(shù)及其化簡
2.7.1約束項.任意項和邏輯函數(shù)中的無關項
2.7.2無關項在化簡邏輯函數(shù)中的應用
2.8用Multisim7進行邏輯函數(shù)的化簡與變換
本章小結
習題
第三章門電路
3.1概述
3.2半導體二極管門電路
3.2.1半導體二極管的開關特性
3.2.2二極管與門
3.2.3二極管或門
3.3CMOS門電路
3.3.1MOS管的開關特性
3.3.2CMOS反相器的電路結構和工作原理
3.3.3CMOS反相器的靜態(tài)輸入特性和輸出特性
3.3.4CMOS反相器的動態(tài)特性
3.3.5其他類型的CMOS門電路
3.3.6CMOS電路的正確使用
3.3.7CMOS數(shù)字集成電路的各種系列
*3.4其他類型的MOS集成電路
3.4.1PMOS電路
3.4.2NMOS電路
3.5TTL門電路
3.5.1雙極型三極管的開關特性
3.5.2TTL反相器的電路結構和工作原理
3.5.3TTL反相器的靜態(tài)輸入特性和輸出特性
3.5.4TTL反相器的動態(tài)特性
3.5.5其他門類的TTL門電路
3.5.6TTL數(shù)字集成電路的各種系列
*3.6其他類型的雙極型數(shù)字集成電路
3.6.1ECL電路
3.6.2I2L電路
*3.7Bi－CMOS電路
*3.8TTL電路與CMOS電路的接口
本章小結
習題
第四章組合邏輯電路
4.1概述
4.2組合邏輯電路的分析方法和設計方法
4.2.1組合邏輯電路的分析方法
4.2.2組合邏輯電路的設計方法
4.3若干常用的組合邏輯電路
4.3.1編碼器
4.3.2譯碼器
4.3.3數(shù)據(jù)選擇器
4.3.4加法器
4.3.5數(shù)值比較器
4.4組合邏輯電路中的競爭－冒險現(xiàn)象
4.4.1競爭－冒險現(xiàn)象及其成因
*4.4.2檢查競爭－冒險現(xiàn)象的方法
4.4.3消除競爭－冒險現(xiàn)象的方法
*4.5用Mutisim分析組合邏輯電路
本章小結
習題
第五章觸發(fā)器
5.1概述
5.2SR鎖存器
5.3電平觸發(fā)的觸發(fā)器
5.4脈沖觸發(fā)的觸發(fā)器
5.6觸發(fā)器的邏輯功能及其描述方法
5.6.1觸發(fā)器按邏輯功能的分類
5.6.2觸發(fā)器的電路結構和邏輯功能.觸發(fā)方式的關系
*5.7觸發(fā)器的動態(tài)特性
5.7.1SR鎖存器的動態(tài)特性
5.7.2同步SR觸發(fā)器的動態(tài)特性
5.7.3主從觸發(fā)器的動態(tài)特性
5.7.4維持阻塞觸發(fā)器的動態(tài)特性
本章小結
習題
第六章時序邏輯電路..
6.1概述
6.2時序邏輯電路的分析方法
6.2.1同步時序邏輯電路的分析方法
6.2.2時序邏輯電路的狀態(tài)轉換表.狀態(tài)轉換圖.狀態(tài)機流程圖和時序圖
*6.2.3異步時序邏輯電路的分析方法
6.3若干常用的時序邏輯電路
6.3.1寄存器和移位寄存器
6.3.2計數(shù)器
6.3.3順序脈沖發(fā)生器
*6.3.4序列信號發(fā)生器
6.4時序邏輯電路的設計方法
6.4.1同步時序邏輯電路的設計方法
6.4.3異步時序邏輯電路的設計方法
*6.4.4復雜時序電路的設計
*6.5時序邏輯電路中的競爭－冒險現(xiàn)象
*6.6用Multisim7分析時序邏輯電路
本章小結
習題
第七章半導體存儲器
7.1概述
7.2只讀存儲器（ROM）
7.2.1掩模只讀存儲器
7.2.2可編程只讀存儲器(PROM)
7.2.3可擦除的可編程知道存儲器（EPROM）
7.3隨機存儲器（RAM）
7.3.1靜態(tài)隨機存儲器（SRAM）
*7.3.2動態(tài)隨機存儲器（DRAM）
7.4存儲器容量的擴展
7.4.1位擴展方式
7.4.2字擴展方式
7.5用存儲器實現(xiàn)組合邏輯函數(shù)
本章小結
習題
第八章 可編程邏輯器件
8.1概述
*8.2現(xiàn)場可編程邏輯陣列（FPLA）
8.3可編程陣列邏輯（PAL）
8.3.1PAL的基本電路結構
8.3.2PAL的幾種輸出電路結構和反饋形式
8.3.3PAL的應用舉例
8.4通用陣列邏輯（GAL）
8.4.1GAL的電路結構
8.4.2輸出邏輯宏單元
8.4.3GAL的輸入特性和輸出特性
8.5可擦除的可編程邏輯器件（EPLD）
8.5.1EPLD的基本結構和特點
*8.5.2EPLD的與－或陣列
*8.5.3EPLD的輸出邏輯宏單元
8.6復雜的可編程邏輯器件（CPLD）
8.6.1CPLD的總統(tǒng)結構
*8.6.2通用邏輯模塊（GLB）
*8.6.3輸入/輸出單元（IOC）
8.7現(xiàn)場可編程門陣列（FPGA）
8.7.1FPGA的基本結構
*8.7.2FPGA的IOB和CLB
*8.7.3FPGA的互連資源
*8.7.4編程數(shù)據(jù)的裝載
8.8在系統(tǒng)可編程通用數(shù)字開關（ispGDS）
本章小結
習題
第九章 硬件描述語言
9.1概述
9.2VerilogHDL簡介
9.2.1基本程序簡介
9.2.2詞法構成
9.3用VerilogHDL描述邏輯電路的實例
本章小結
習題
第十章脈沖波形的產生和整形
10.1概述
10.2施密特觸發(fā)器
10.2.1用門電路組成的施密特觸發(fā)器
10.2.2集成施密特觸發(fā)器
10.2.3施密特觸發(fā)器的應用
10.3單穩(wěn)態(tài)觸發(fā)器
10.3.1用門電路組成的單穩(wěn)態(tài)觸發(fā)器
10.3.2集成單穩(wěn)態(tài)觸發(fā)器
10.4多諧振蕩器
10.4.1對稱式多諧振蕩器
10.4.2非對稱式多諧振蕩器
10.4.3環(huán)行振蕩器
10.4.4用施密特觸發(fā)器構成的多諧振蕩器
10.4.5石英晶體多諧振蕩器
10.5555定時器及其應用
10.5.1555定時器的電路結構與功能
10.5.2用555定時器接成的施密特觸發(fā)器
10.5.3用555定時器接成的單穩(wěn)態(tài)觸發(fā)器
10.5.4用555定時器接成的多諧振蕩器
*10.6用Multisim7分析脈沖電路
本章小結
習題
第十一章數(shù)－模和模－數(shù)轉換
11.1概述
11.2D/A轉換器
11.2.1權電阻網絡D/A轉換器
11.2.2倒T形電阻網絡D/A轉換器
11.2.3權電流形D/A轉換器
*11.2.4開關樹形D/A轉換器
*11.2.5權電容網絡D/A轉換器
11.2.6具有雙極性輸出的D/A轉換器
11.2.7D/A轉換器的轉換精度與轉換速度
11.3A/D轉換器
11.3.1A/D轉換的基本原理
11.3.2抽樣一保持電路
11.3.3并聯(lián)比較型A/D轉換器
11.3.4反饋比較型A/D轉換器
11.3.5雙積分型A/D轉換器
11.3.6V-F變換型A/D轉換器
11.3.7A/D轉換器的轉換精度與轉換速度
本章小結
習題
部分習題答案
《電氣圖用圖形符號——二進制邏輯單元》（GB4728.12-85）簡介
基本邏輯單元圖形符號對照表
參考文獻
名詞索引...