數(shù)字電子技術(shù)基礎(chǔ)

緒論
第一章邏輯門(mén)電路
1.1二極管的開(kāi)關(guān)特性
1.1.1靜態(tài)特性
1.1.2動(dòng)態(tài)特性
1.2三極管的開(kāi)關(guān)特性
1.2.1三極管的飽和與截止工作狀態(tài)
1.2.2三極管的開(kāi)關(guān)時(shí)間
1.3基本邏輯門(mén)電路
1.3.1與門(mén)電路
1.3.2或門(mén)電路
1.3.3非門(mén)電路
1.3.4TTL反相器(非門(mén))
1.4復(fù)合門(mén)電路
1.4.1TTL與非門(mén)
1.4.2或非門(mén).與或非門(mén).異或門(mén)和同或門(mén)
1.4.3集電極開(kāi)路與非門(mén)(OC門(mén))
1.4.4三態(tài)輸出門(mén)電路
1.4.5發(fā)射極耦合門(mén)電路(ECL)
1.5MOS邏輯門(mén)電路
1.5.1NMOS反相器
1.5.2NMOS門(mén)電路
1.5.3CMOS門(mén)電路
1.5.4CMOS傳輸門(mén)(雙向開(kāi)關(guān))
小結(jié)
習(xí)題一
第二章邏輯代數(shù)基礎(chǔ)
2.1邏輯代數(shù)的基本定理和規(guī)則
2.1.1邏輯代數(shù)的公理
2.1.2基本定理(定律)
2.1.3三個(gè)重要規(guī)則(定理)
2.1.4異或邏輯及其運(yùn)算規(guī)律,
2.2邏輯函數(shù)的表示法
2.2.1真值表表示法
2.2.2函數(shù)式表示法
2.2.3邏輯圖表示法
2.3邏輯函數(shù)的化簡(jiǎn)
2.3.1邏輯函數(shù)的公式化簡(jiǎn)法(代數(shù)化簡(jiǎn)法)
2.3.2邏輯函數(shù)的卡諾圖化簡(jiǎn)法(幾何化簡(jiǎn)法)
2.3.3其他類(lèi)型的最簡(jiǎn)表達(dá)式
2.4具有約束條件的邏輯函數(shù)
2.4.1約束的概念和約束條件
2.4.2具有約束條件的邏輯函數(shù)的化簡(jiǎn)
小結(jié)
習(xí)題二
第三章組合邏輯電路
3.1.組合邏輯電路分析
3.1.l組合邏輯電路的分析方法
3.1.2組合邏輯電路的分析舉例
3.2編碼器
3.2.l鍵控842lBCD碼編碼器
3.2.2842lBCD碼優(yōu)先編碼器
3.3譯碼器
3.3.1介紹幾種譯碼器
3.3.2七段數(shù)碼顯示.譯碼和驅(qū)動(dòng)電路
3.4數(shù)值比較器
3.5奇偶產(chǎn)生器與檢測(cè)器
3.6算術(shù)運(yùn)算電路
3.6.1半加器和全加器
3.6.2多位加法器
3.6.3減法運(yùn)算
3.7數(shù)據(jù)選擇器和數(shù)據(jù)分配器
3.7.1數(shù)據(jù)選擇器
3.7.2數(shù)據(jù)分配器
3.8組合邏輯電路的設(shè)計(jì)
3.8.1組合邏輯電路設(shè)計(jì)的一般步驟
3.8.2組合邏輯電路設(shè)計(jì)舉例
3.9組合邏輯電路的競(jìng)爭(zhēng)冒險(xiǎn)現(xiàn)象
3.9.1冒險(xiǎn)現(xiàn)象及判別方法
3.9.2消除冒險(xiǎn)現(xiàn)象的方法
小結(jié)
習(xí)題三
第四章觸發(fā)器
4.1RS觸發(fā)器
4.1.1基本RS觸發(fā)器
4.1.2同步RS觸發(fā)器
4.2JK觸發(fā)器
4.2.1主從了K觸發(fā)器
4.2.2集成邊沿觸發(fā)的了K觸發(fā)器
4.3邊沿觸發(fā)D觸發(fā)器和D鎖存器
4.3.1邊沿觸發(fā)D觸發(fā)器
4.3.2D鎖存器
4.4CMOS觸發(fā)器
小結(jié)
習(xí)題四
第五章時(shí)序邏輯電路
5.1時(shí)序邏輯電路的分析方法
5.1.1時(shí)序邏輯電路分析的一般步驟
5.1.2時(shí)序邏輯電路的分析舉例
5.2寄存器
5.2.1并行輸入并行輸出寄存器
5.2.2移位寄存器
5.3計(jì)數(shù)器
5.3.1二進(jìn)制計(jì)數(shù)器
5.3.2十進(jìn)制計(jì)數(shù)器
5.3.3介紹幾種中規(guī)模集成電路計(jì)數(shù)器
5.3.4移位寄存器型計(jì)數(shù)器
5.4順序脈沖發(fā)生器
5.5時(shí)序邏輯電路的設(shè)計(jì)
5.5.1設(shè)計(jì)時(shí)序邏輯電路的原則和一般步驟
5.5.2同步時(shí)序邏輯電路設(shè)計(jì)舉例
5.5.3異步時(shí)序邏輯電路設(shè)計(jì)舉例
小結(jié)
習(xí)題五
第六章脈沖信號(hào)的產(chǎn)生與整形電路
6.1單穩(wěn)態(tài)觸發(fā)器
6.1.1微分型單穩(wěn)態(tài)觸發(fā)器
6.1.2積分型單穩(wěn)態(tài)觸發(fā)器
6.1.3集成單穩(wěn)態(tài)觸發(fā)器
6.1.4單穩(wěn)態(tài)觸發(fā)器的應(yīng)用舉例
6.2多諧振蕩器
6.2.1自激多諧振蕩器
6.2.2帶有RC延遲電路的環(huán)形振蕩器
6.2.3石英晶體多諧振蕩器
6.3施密特觸發(fā)器
6.3.1施密特觸發(fā)器的電路和工作原理
6.3.2施密特觸發(fā)器的應(yīng)用舉例
6.4555定時(shí)器及其應(yīng)用
6.4.1555定時(shí)器的電路
6.4.2555定時(shí)器的應(yīng)用舉例
小結(jié)
習(xí)題六
第七章存儲(chǔ)器和可編程器件
7.1隨機(jī)存取存儲(chǔ)器(RAM)
7.1.1靜態(tài)六管存儲(chǔ)單元
7.1.2隨機(jī)存儲(chǔ)器(RAM)
7.1.3存儲(chǔ)容量的擴(kuò)展
7.2只讀存儲(chǔ)器(ROM)
7.2.1固定只讀存儲(chǔ)器(掩模ROM)
7.2.2可編程的只讀存儲(chǔ)器(PROM)
7.2.3可擦除的可編程存儲(chǔ)器(EPROM)
7.3可編程邏輯器件
7.3.1概述
7.3.2可編程陣列邏輯(PAL)
7.3.3通用陣列邏輯(GAL)
7.3.4現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)
7.3.5PLD的編程
7.3.6在系統(tǒng)可編程邏輯器件(ISP-PLD)
小結(jié)
習(xí)題七
第八章數(shù)／模和模／數(shù)轉(zhuǎn)換
8.1D/A轉(zhuǎn)換器
8.1.1T形電阻網(wǎng)絡(luò)型和權(quán)電流型D／A轉(zhuǎn)換器
8.1.2D／A轉(zhuǎn)換器中的電子開(kāi)關(guān)
8.1.3D／A轉(zhuǎn)換器的輸出方式
8.1.4集成D／A轉(zhuǎn)換器舉例
8.1.5D／A轉(zhuǎn)換器的主要技術(shù)參數(shù)
8.2A／D轉(zhuǎn)換器
8.2.1A／D轉(zhuǎn)換的一般步驟和采樣定理
8.2.2直接A／D轉(zhuǎn)換器
8.2.3間接A／D轉(zhuǎn)換器
8.2.4A／D轉(zhuǎn)換器的主要技術(shù)參數(shù)
小結(jié)
習(xí)題八
習(xí)題參考答案
參考文獻(xiàn)