數(shù)字電子技術(shù)基礎(chǔ)

第1章 數(shù)字電路基礎(chǔ)
1.1 概述1
1.1.1 數(shù). 模信號1
1.1.2 數(shù). 模電路1
1.1.3 數(shù)字電路的優(yōu)點(diǎn)1
1.1.4 數(shù)字電路的研究方法2
1.2 晶體管的開關(guān)特性2
1.2.1 晶體二極管的開關(guān)特性2
1.2.2 晶體三極管的開關(guān)特性3
1.3 數(shù)制和碼4
1.3.1 數(shù)制表示4
1.3.2 數(shù)制轉(zhuǎn)換7
1.3.3 二—十進(jìn)制 BCD 碼10
1.4 邏輯函數(shù)11
1.4.1 邏輯函數(shù)的基本概念與基本運(yùn)算11
1.4.2 常用邏輯門14
1.4.3 邏輯代數(shù)的公理. 定理及規(guī)則17
1.5 邏輯函數(shù)的標(biāo)準(zhǔn)形式20
1.5.1 最小項(xiàng)及邏輯函數(shù)的最小項(xiàng)之和的標(biāo)準(zhǔn)形式20
1.5.2 最大項(xiàng)及邏輯函數(shù)的最大項(xiàng)之積的標(biāo)準(zhǔn)形式21
1.5.3 將邏輯函數(shù)展開為兩種標(biāo)準(zhǔn)形式的方法22
1.6 邏輯函數(shù)的化簡24
1.6.1 邏輯函數(shù)的代數(shù)簡化法24
1.6.2 邏輯函數(shù)的卡諾圖簡化法25
本章小結(jié)29
思考與練習(xí)30
技能訓(xùn)練1門電路功能的測試與轉(zhuǎn)換32
第2章 組合邏輯電路
2.1 概述34
2.2 組合邏輯電路的分析34
2.3 組合邏輯電路的設(shè)計(jì)36
2.3.1 單輸出組合邏輯電路的設(shè)計(jì)36
2.3.2 多輸出組合邏輯電路的設(shè)計(jì)37
2.4 二進(jìn)制運(yùn)算電路38
2.4.1 半加器39
2.4.2 全加器39
2.5 編碼與編碼器41
2.5.1 二進(jìn)制編碼器41
2.5.2 二—十進(jìn)制編碼器43
2.5.3 優(yōu)先編碼器44
2.6 譯碼與譯碼器47
2.6.1 二進(jìn)制譯碼器47
2.6.2 二—十進(jìn)制譯碼器49
2.7 組合邏輯電路的競爭與險(xiǎn)象50
2.7.1 競爭險(xiǎn)象的概念及產(chǎn)生的原因50
2.7.2 險(xiǎn)象的判斷及消除51
本章小結(jié)53
思考與練習(xí)54
技能訓(xùn)練2組合邏輯電路的設(shè)計(jì)與測試57
技能訓(xùn)練3譯碼器57
第3章 觸發(fā)器
3.1 概述60
3.2 基本RS觸發(fā)器60
3.2.1 用“與非”門構(gòu)成的基本RS觸發(fā)器60
3.2.2 用“或非”門構(gòu)成的基本RS觸發(fā)器63
3.3 時鐘RS觸發(fā)器和D觸發(fā)器65
3.3.1 時鐘RS觸發(fā)器65
3.3.2 時鐘D觸發(fā)器66
3.4 主從觸發(fā)器68
3.4.1 主從RS觸發(fā)器68
3.4.2 主從JK觸發(fā)器69
3.4.3 其他邏輯功能的的主從觸發(fā)器71
3.5 邊沿觸發(fā)器74
3.5.1 邊沿JK觸發(fā)器74
3.5.2 邊沿D觸發(fā)器76
3.6 觸發(fā)器之間的相互轉(zhuǎn)換及應(yīng)用78
3.6.1 觸發(fā)器之間的相互轉(zhuǎn)換78
3.6.2 觸發(fā)器的應(yīng)用舉例79
本章小結(jié)80
思考與練習(xí)81
技能訓(xùn)練4觸發(fā)器邏輯功能的測試及轉(zhuǎn)換84
第4章 時序邏輯電路
4.1 概述87
4.2 時序邏輯電路的結(jié)構(gòu)及類型87
4.2.1 時序邏輯電路的結(jié)構(gòu)87
4.2.2 時序邏輯電路的類型87
4.3 狀態(tài)表和狀態(tài)圖88
4.3.1 米里型狀態(tài)表和狀態(tài)圖89
4.3.2 摩爾型狀態(tài)表和狀態(tài)圖90
4.4 時序邏輯電路的分析與設(shè)計(jì)91
4.4.1 同步時序邏輯電路的分析92
4.4.2 同步時序邏輯電路的設(shè)計(jì)95
4.4.3 異步時序邏輯電路的分析97
4.5 常用的時序邏輯電路98
4.5.1 寄存器98
4.5.2 計(jì)數(shù)器101
本章小結(jié)105
思考與練習(xí)107
技能訓(xùn)練5移位寄存器邏輯功能的測試及應(yīng)用109
技能訓(xùn)練6計(jì)數(shù)器邏輯功能的測試及應(yīng)用111
第5章 數(shù)/模 D/A 及模/數(shù) A/D 轉(zhuǎn)換
5.1 概述113
5.2 數(shù)/模轉(zhuǎn)換器113
5.2.1 數(shù)/模轉(zhuǎn)換的基本原理113
5.2.2 常用的數(shù)/模轉(zhuǎn)換114
5.3 模/數(shù)轉(zhuǎn)換器117
5.3.1 模/數(shù)轉(zhuǎn)換的基本原理117
5.3.2 常用的模/數(shù)轉(zhuǎn)換118
5.4 集成D/A和A/D轉(zhuǎn)換器122
5.4.1 集成D/A轉(zhuǎn)換器122
5.4.2 集成A/D轉(zhuǎn)換器123
本章小結(jié)124
練習(xí)與思考124
技能訓(xùn)練7D/A和A/D轉(zhuǎn)換器125
第6章 大規(guī)模專用集成電路
6.1 概述128
6.2 常用大規(guī)模專用集成電路128
6.2.1 PLD簡介128
6.2.2 只讀存儲器ROM130
6.2.3 可編程邏輯陣列PLA134
6.2.4 可編程陣列邏輯PAL136
6.2.5 通用陣列邏輯GAL137
本章小結(jié)137
思考與練習(xí)138
技能訓(xùn)練8EPROM的應(yīng)用139
附錄
附錄1集成555定時器及其應(yīng)用141
附錄2常用集成電路引腳性能圖144
參考文獻(xiàn)