計(jì)算機(jī)組織與體系結(jié)構(gòu)：性能設(shè)計(jì)

第0章讀者指南1
0.1本書概要1
0.2因特網(wǎng)和Web資源1
第一部分概述
第1章導(dǎo)論4
1.1計(jì)算機(jī)組織與體系結(jié)構(gòu)4
1.2結(jié)構(gòu)和功能5
1.2.1功能5
1.2.2結(jié)構(gòu)6
1.3為何要學(xué)習(xí)計(jì)算機(jī)組織和體系
結(jié)構(gòu)8
第2章計(jì)算機(jī)的演變和性能10
2.1計(jì)算機(jī)簡史10
2.1.1第一代：真空管10
2.1.2第二代：晶體管17
2.1.3第三代：集成電路19
2.1.4后續(xù)的幾代24
2.2性能設(shè)計(jì)26
2.2.1微處理器的速度27
2.2.2性能平衡27
2.2.3芯片組織和體系結(jié)構(gòu)的
改進(jìn)29
2.3Pentium和PowerPC的進(jìn)展32
2.3.1Pentium32
2.3.2PowerPC33
2.4推薦的參考文獻(xiàn)和Web站點(diǎn)34
2.5關(guān)鍵詞、思考題和習(xí)題34
第二部分計(jì)算機(jī)系統(tǒng)
第3章計(jì)算機(jī)功能和互連的頂層
視圖41
3.1計(jì)算機(jī)的部件41
3.2計(jì)算機(jī)功能43
3.2.1指令的取和執(zhí)行44
3.2.2中斷47
3.2.3I/O功能53
3.3互連結(jié)構(gòu)54
3.4總線互連55
3.4.1總線結(jié)構(gòu)56
3.4.2多總線層次結(jié)構(gòu)57
3.4.3總線設(shè)計(jì)要素59
3.5PCI63
3.5.1總線結(jié)構(gòu)63
3.5.2PCI命令67
3.5.3數(shù)據(jù)傳送68
3.5.4仲裁70
3.6推薦的參考文獻(xiàn)和Web站點(diǎn)72
3.7關(guān)鍵詞、思考題和習(xí)題72
附錄3A時(shí)序圖76
第4章Cache78
4.1計(jì)算機(jī)存儲系統(tǒng)概述78
4.1.1存儲系統(tǒng)的特性78
4.1.2存儲器分層結(jié)構(gòu)80
4.2Cache存儲器原理83
4.3Cache的設(shè)計(jì)要素86
4.3.1Cache容量86
4.3.2映射功能86
4.3.3替換算法94
4.3.4寫策略95
4.3.5行的大小96
4.3.6Cache數(shù)目96
4.4Pentium 4和PowerPC的Cache
組織98
4.4.1Pentium 4的Cache
組織98
4.4.2PowerPC的Cache
組織100
4.5推薦的參考文獻(xiàn)101
4.6關(guān)鍵詞、思考題和習(xí)題101
附錄4A兩級存儲器的性能特點(diǎn)107
4A.1局部性107
4A.2兩級存儲器的
操作110
4A.3性能110
第5章內(nèi)部存儲器114
5.1半導(dǎo)體主存儲器114
5.1.1組織114
5.1.2DRAM和SRAM114
5.1.3ROM類型117
5.1.4芯片邏輯118
5.1.5芯片封裝119
5.1.6模塊組織120
5.2糾錯(cuò)122
5.3高級DRAM組織127
5.3.1同步DRAM127
5.3.2rambus DRAM129
5.3.3DDR SDRAM129
5.3.4帶Cache的DRAM130
5.4推薦的參考文獻(xiàn)和Web站點(diǎn)130
5.5關(guān)鍵詞、思考題和習(xí)題131
第6章外部存儲器135
6.1磁盤135
6.1.1磁讀寫機(jī)制135
6.1.2數(shù)據(jù)組織和格式化136
6.1.3物理特性138
6.1.4磁盤性能參數(shù)140
6.2RAID（磁盤冗余陣列）143
6.2.1RAID 0級144
6.2.2RAID 1級148
6.2.3RAID 2級149
6.2.4RAID 3級149
6.2.5RAID 4級150
6.2.6RAID 5級151
6.2.7RAID 6級151
6.3光存儲器152
6.3.1光盤153
6.3.2數(shù)字通用盤155
6.4磁帶156
6.5推薦的參考文獻(xiàn)和Web站點(diǎn)158
6.6關(guān)鍵詞、思考題和習(xí)題158
第7章輸入輸出161
7.1外部設(shè)備162
7.1.1鍵盤/監(jiān)視器163
7.1.2磁盤驅(qū)動(dòng)器164
7.2I/O模塊166
7.2.1模塊功能166
7.2.2I/O模塊結(jié)構(gòu)167
7.3編程式I/O168
7.3.1概述169
7.3.2I/O命令169
7.3.3I/O指令169
7.4中斷驅(qū)動(dòng)式I/O171
7.4.1中斷處理172
7.4.2設(shè)計(jì)問題173
7.4.3Intel 82C59A中斷控
制器175
7.4.4Intel 82C55A可編程
外部接口176
7.5存儲器直接存取（DMA）178
7.5.1編程式I/O和中斷驅(qū)動(dòng)式
I/O的不足178
7.5.2DMA功能179
7.5.3Intel 8237A DMA控
制器181
7.6I/O通道和處理器183
7.6.1I/O功能的演變183
7.6.2I/O通道的特性183
7.7外部接口：FireWire和
InfiniBand185
7.7.1接口的類型185
7.7.2點(diǎn)對點(diǎn)和多點(diǎn)配置186
7.7.3FireWire串行總線186
7.7.4InfiniBand190
7.8推薦的參考文獻(xiàn)和Web站點(diǎn)193
7.9關(guān)鍵詞、思考題和習(xí)題193
第8章操作系統(tǒng)支持198
8.1操作系統(tǒng)概述198
8.1.1操作系統(tǒng)的目標(biāo)和
功能198
8.1.2操作系統(tǒng)的類型200
8.2調(diào)度207
8.2.1長期調(diào)度207
8.2.2中期調(diào)度208
8.2.3短期調(diào)度208
8.3存儲管理212
8.3.1交換212
8.3.2分區(qū)213
8.3.3分頁215
8.3.4虛擬存儲器216
8.3.5轉(zhuǎn)換后援緩沖器218
8.3.6分段220
8.4Pentium Ⅱ和PowerPC的存儲
管理221
8.4.1Pentium Ⅱ的存儲管理
硬件221
8.4.2PowerPC存儲管理
硬件225
8.5推薦的參考文獻(xiàn)和Web站點(diǎn)228
8.6關(guān)鍵詞、思考題和習(xí)題229
第三部分中央處理器
第9章計(jì)算機(jī)算術(shù)235
9.1算術(shù)邏輯單元235
9.2整數(shù)表示236
9.2.1符號幅值表示法236
9.2.22的補(bǔ)碼表示法237
9.2.3不同位長間的轉(zhuǎn)換239
9.2.4定點(diǎn)表示法241
9.3整數(shù)算術(shù)241
9.3.1取負(fù)241
9.3.2加法和減法242
9.3.3乘法244
9.3.4除法250
9.4浮點(diǎn)表示253
9.4.1原理253
9.4.2二進(jìn)制浮點(diǎn)表示的IEEE
標(biāo)準(zhǔn)256
9.5浮點(diǎn)算術(shù)258
9.5.1浮點(diǎn)加法和減法259
9.5.2浮點(diǎn)乘法和除法261
9.5.3浮點(diǎn)運(yùn)算的精度問題263
9.5.4二進(jìn)制浮點(diǎn)算術(shù)的IEEE
標(biāo)準(zhǔn)264
9.6推薦的參考文獻(xiàn)和Web站點(diǎn)266
9.7關(guān)鍵詞、思考題和習(xí)題267
第10章指令集：特征和功能272
10.1機(jī)器指令特征272
10.1.1機(jī)器指令要素272
10.1.2指令表示273
10.1.3指令類型274
10.1.4地址數(shù)目275
10.1.5指令集設(shè)計(jì)277
10.2操作數(shù)類型277
10.2.1數(shù)值278
10.2.2字符278
10.2.3邏輯數(shù)據(jù)279
10.3Pentium和PowerPC數(shù)據(jù)
類型279
10.3.1Pentium數(shù)據(jù)類型279
10.3.2PowerPC數(shù)據(jù)類型280
10.4操作類型281
10.4.1數(shù)據(jù)傳送類283
10.4.2算術(shù)運(yùn)算類284
10.4.3邏輯運(yùn)算類285
10.4.4轉(zhuǎn)換類287
10.4.5輸入輸出類288
10.4.6系統(tǒng)控制類288
10.4.7控制傳遞類288
10.5Pentium和PowerPC操作
類型293
10.5.1Pentium操作類型293
10.5.2PowerPC操作類型300
10.6匯編語言301
10.7推薦的參考文獻(xiàn)303
10.8關(guān)鍵詞、思考題和習(xí)題303
附錄10A堆棧309
10A.1堆棧實(shí)現(xiàn)310
10A.2表示式求值311
附錄10B小數(shù)在先和大數(shù)在先314
10B.1字節(jié)排序314
10B.2位排序316
第11章指令集：尋址方式和指令
格式317
11.1尋址方式317
11.1.1立即尋址319
11.1.2直接尋址319
11.1.3間接尋址319
11.1.4寄存器尋址320
11.1.5寄存器間接尋址320
11.1.6偏移尋址321
11.1.7堆棧尋址322
11.2Pentium和PowerPC尋址
方式323
11.2.1Pentium尋址方式323
11.2.2PowerPC尋址方式325
11.3指令格式327
11.3.1指令長度327
11.3.2位的分配328
11.3.3變長指令331
11.4Pentium和PowerPC指令
格式334
11.4.1Pentium指令格式334
11.4.2PowerPC指令格式336
11.5推薦的參考文獻(xiàn)337
11.6關(guān)鍵詞、思考題和習(xí)題338
第12章CPU結(jié)構(gòu)和功能342
12.1處理器組織342
12.2寄存器組織344
12.2.1用戶可見寄存器344
12.2.2控制和狀態(tài)寄存器346
12.2.3微處理器寄存器組織
的例子347
12.3指令周期349
12.3.1間址周期349
12.3.2數(shù)據(jù)流350
12.4指令流水352
12.4.1流水線策略352
12.4.2流水線的性能356
12.4.3轉(zhuǎn)移處理357
12.4.4Intel 80486的流
水線363
12.5Pentium處理器364
12.5.1寄存器組織364
12.5.2MMX寄存器368
12.5.3中斷處理369
12.6PowerPC處理器371
12.6.1寄存器組織371
12.6.2中斷處理374
12.7推薦的參考文獻(xiàn)377
12.8關(guān)鍵詞、思考題和習(xí)題377
第13章精簡指令集計(jì)算機(jī)382
13.1指令執(zhí)行特征383
13.1.1操作384
13.1.2操作數(shù)385
13.1.3過程調(diào)用385
13.1.4結(jié)論386
13.2大寄存器組方案的使用386
13.2.1寄存器窗口387
13.2.2全局變量389
13.2.3大寄存器組與Cache
的對比389
13.3基于編譯器的寄存器優(yōu)化391
13.4精簡指令集體系結(jié)構(gòu)392
13.4.1CISC的理由392
13.4.2精簡指令集體系結(jié)構(gòu)
特征394
13.4.3CISC與RISC特征
對比395
13.5RISC流水線技術(shù)397
13.5.1規(guī)整指令的流水線
技術(shù)397
13.5.2流水線的優(yōu)化398
13.6MIPS R4000400
13.6.1指令集400
13.6.2指令流水線403
13.7SPARC406
13.7.1SPARC寄存器組406
13.7.2指令集408
13.7.3指令格式409
13.8RISC與CISC的爭論411
13.9推薦的參考文獻(xiàn)411
13.10關(guān)鍵詞、思考題和習(xí)題412
第14章指令級并行性和超標(biāo)量處
理器416
14.1概述416
14.1.1超標(biāo)量與超級流
水線417
14.1.2限制418
14.2設(shè)計(jì)考慮421
14.2.1指令級并行性和機(jī)器
并行性421
14.2.2指令發(fā)射策略421
14.2.3寄存器重命名424
14.2.4機(jī)器并行性425
14.2.5轉(zhuǎn)移預(yù)測426
14.2.6超標(biāo)量執(zhí)行427
14.2.7超標(biāo)量實(shí)現(xiàn)427
14.3Pentium 4428
14.3.1由前端到跟蹤
Cache429
14.3.2無序執(zhí)行邏輯434
14.3.3整數(shù)和浮點(diǎn)執(zhí)行
單元435
14.4PowerPC435
14.4.1PowerPC 601435
14.4.2轉(zhuǎn)移處理439
14.4.3PowerPC 620439
14.5推薦的參考文獻(xiàn)441
14.6關(guān)鍵詞、思考題和習(xí)題442
第15章IA64體系結(jié)構(gòu)447
15.1推動(dòng)因素447
15.2通常組織449
15.3判定、推測和軟件流水450
15.3.1指令格式450
15.3.2匯編語言格式452
15.3.3判定執(zhí)行453
15.3.4控制推測457
15.3.5數(shù)據(jù)推測461
15.3.6軟件流水462
15.4IA64指令級體系結(jié)構(gòu)465
15.4.1寄存器堆棧467
15.4.2當(dāng)前棧幀標(biāo)示器和先
前功能狀態(tài)寄存器468
15.5Itanium處理器組織469
15.6推薦的參考文獻(xiàn)和Web站點(diǎn)472
15.7關(guān)鍵詞、思考題和習(xí)題472
第四部分控制器
第16章控制器操作478
16.1微操作479
16.1.1指令周期的子周期479
16.1.2指令周期483
16.2處理器控制484
16.2.1功能需求484
16.2.2控制信號485
16.2.3控制信號舉例486
16.2.4處理器內(nèi)部組織488
16.2.5Intel 8085489
16.3硬連線實(shí)現(xiàn)493
16.3.1控制器輸入493
16.3.2控制器邏輯494
16.4推薦的參考文獻(xiàn)495
16.5關(guān)鍵詞、思考題和習(xí)題495
第17章微程序式控制497
17.1基本概念497
17.1.1微指令497
17.1.2微程序式控制器499
17.1.3Wilkes控制501
17.1.4優(yōu)缺點(diǎn)505
17.2微指令排序505
17.2.1設(shè)計(jì)考慮505
17.2.2排序技術(shù)505
17.2.3地址生成508
17.2.4LSI11微指令排序508
17.3微指令執(zhí)行509
17.3.1微指令分類法510
17.3.2微指令編碼512
17.3.3LSI11微指令執(zhí)行513
17.3.4IBM 3033微指令
執(zhí)行518
17.4TI 8800519
17.4.1微指令格式519
17.4.2微順序器522
17.4.3寄存器式ALU525
17.5推薦的參考文獻(xiàn)527
17.6關(guān)鍵詞、思考題和習(xí)題527
第五部分并行處理的組織
第18章并行處理532
18.1多處理機(jī)組織533
18.1.1并行處理機(jī)系統(tǒng)
類型533
18.1.2并行組織533
18.2對稱多處理機(jī)535
18.2.1組織535
18.2.2多處理機(jī)操作系統(tǒng)設(shè)
計(jì)考慮538
18.2.3大型機(jī)SMP538
18.3cache一致性和MESI協(xié)議540
18.3.1軟件解決方案541
18.3.2硬件解決方案541
18.3.3MESI協(xié)議543
18.4多線程化和芯片多處理器546
18.4.1隱式和顯式多線
程化546
18.4.2顯式多線程化的
方法547
18.4.3實(shí)例系統(tǒng)550
18.5機(jī)群系統(tǒng)552
18.5.1機(jī)群系統(tǒng)配置552
18.5.2操作系統(tǒng)設(shè)計(jì)問題554
18.5.3機(jī)群計(jì)算機(jī)體系
結(jié)構(gòu)555
18.5.4機(jī)群系統(tǒng)與SMP的
對比557
18.6非均勻存儲器存取557
18.6.1推動(dòng)因素557
18.6.2組織558
18.6.3NUMA的贊成票和反
對票559
18.7向量計(jì)算560
18.7.1向量計(jì)算方法561
18.7.2IBM 3090向量設(shè)備565
18.8推薦的參考文獻(xiàn)和Web站點(diǎn)571
18.9關(guān)鍵詞、思考題和習(xí)題572
附錄A計(jì)算機(jī)組織與體系結(jié)構(gòu)
課題578
A.1研究性課題578
A.2仿真性課題578
A.2.1SimpleScalar579
A.2.2SMPCache579
A.3閱讀/報(bào)告類題目579