SoC技術(shù)原理與應(yīng)用

第1章緒論1
1.1嵌入式系統(tǒng)1
1.1.1嵌入式系統(tǒng)的定義1
1.1.2嵌入式系統(tǒng)的組成3
1.1.3嵌入式系統(tǒng)開發(fā)4
1.1.4嵌入式軟件開發(fā)平臺5
1.2微電子技術(shù)6
1.2.1微電子技術(shù)的發(fā)展6
1.2.2VLSI集成電路設(shè)計(jì)7
1.3SoC技術(shù)9
1.3.1SoC的定義及特點(diǎn)9
1.3.2SoC的典型結(jié)構(gòu)10
1.3.3SoC的設(shè)計(jì)10
1.4SoC技術(shù)應(yīng)用現(xiàn)狀12
1.5小結(jié)15
1.6習(xí)題15
第2章嵌入式軟件工程17
2.1引言17
2.2嵌入式系統(tǒng)設(shè)計(jì)18
2.3與嵌入式軟件開發(fā)有關(guān)的困難22
2.4嵌入式軟件的分析與設(shè)計(jì)23
2.4.1結(jié)構(gòu)化的方法23
2.4.2面向?qū)ο蟮姆椒?7
2.4.3基于組件的方法32
2.5嵌入式軟件編程35
2.5.1嵌入式軟件編程語言35
2.5.2嵌入式實(shí)時(shí)操作系統(tǒng)36
2.6嵌入式軟件測試37
2.7嵌入式軟件維護(hù)40
2.8嵌入式軟件開發(fā)平臺43
2.8.1實(shí)時(shí)CASE環(huán)境的定義及發(fā)展43
2.8.2嵌入式軟件開發(fā)平臺現(xiàn)狀44
2.8.3如何選擇嵌入式軟件開發(fā)平臺46
2.8.4現(xiàn)代嵌入式軟件開發(fā)平臺面臨的挑戰(zhàn)49
2.8.5嵌入式軟件開發(fā)平臺的構(gòu)造50
2.9小結(jié)51
2.10習(xí)題51
SoC技術(shù)原理與應(yīng)用目錄第3章VLSI集成電路53
3.1引言53
3.2數(shù)字IC設(shè)計(jì)57
3.3模擬IC設(shè)計(jì)62
3.4射頻IC設(shè)計(jì)65
3.5IC設(shè)計(jì)與EDA工具67
3.6Verilog HDL設(shè)計(jì)簡介69
3.7可測性設(shè)計(jì)73
3.7.1可測性基礎(chǔ)73
3.7.2可測性結(jié)構(gòu)設(shè)計(jì)76
3.7.3JTAG接口78
3.8可編程邏輯器件83
3.9IC的制造過程85
3.10小結(jié)89
3.11習(xí)題89
第4章IP核的設(shè)計(jì)、選擇與驗(yàn)證91
4.1引言91
4.2IP核的應(yīng)用現(xiàn)狀91
4.3IP核的應(yīng)用分類96
4.4IP核的設(shè)計(jì)方法97
4.5IP核的選擇方法100
4.6IP核的驗(yàn)證環(huán)境103
4.7IP核的驗(yàn)證過程106
4.8可綜合性測試107
4.9Synopsys DesignWare Library簡介108
4.10一個(gè)基于DW8051 的稅控機(jī)51 核芯片開發(fā)實(shí)例111
4.11小結(jié)133
4.12習(xí)題133
第5章SoC設(shè)計(jì)與測試134
5.1引言134
5.2SoC技術(shù)的關(guān)鍵內(nèi)容135
5.3SoC設(shè)計(jì)方法142
5.3.1自頂向下的設(shè)計(jì)方法142
5.3.2基于IP核的設(shè)計(jì)方法144
5.3.3軟硬件協(xié)同設(shè)計(jì)與驗(yàn)證方法146
5.4SoC建模語言SystemC149
5.5SoC設(shè)計(jì)工具153
5.6SoC測試156
5.7小結(jié)159
5.8習(xí)題159
第6章家庭網(wǎng)關(guān)的系統(tǒng)設(shè)計(jì)160
6.1引言160
6.2家庭網(wǎng)絡(luò)簡介161
6.3家庭網(wǎng)關(guān)現(xiàn)狀164
6.4家庭網(wǎng)關(guān)的總體設(shè)計(jì)方案166
6.5家庭網(wǎng)絡(luò)技術(shù)的分析與選擇167
6.5.1家庭網(wǎng)絡(luò)的聯(lián)網(wǎng)技術(shù)167
6.5.2家庭網(wǎng)絡(luò)的接入技術(shù)170
6.6家庭網(wǎng)關(guān)的硬件設(shè)計(jì)176
6.7家庭網(wǎng)關(guān)的軟件設(shè)計(jì)176
6.8家庭網(wǎng)關(guān)的工程化開發(fā)技術(shù)178
6.9小結(jié)179
6.10習(xí)題179
第7章HGSOC芯片設(shè)計(jì)方案181
7.1引言181
7.2HGSOC芯片設(shè)計(jì)方法的選擇181
7.3IP核的互連182
7.3.1片上總線的分類184
7.3.2AMBA總線互連技術(shù)186
7.4HGSOC芯片的體系結(jié)構(gòu)及組成188
7.5HGSOC芯片的可測性設(shè)計(jì)195
7.6存儲(chǔ)器層次及地址空間分配197
7.7小結(jié)199
7.8習(xí)題199
第8章HGSOC平臺解決方案的測試與驗(yàn)證200
8.1引言200
8.2HGSOC芯片驗(yàn)證方法200
8.3HGSOC芯片功能驗(yàn)證樣機(jī)的組成202
8.4軟硬件測試環(huán)境206
8.5HGSOC芯片的測試與驗(yàn)證內(nèi)容207
8.6小結(jié)210
8.7習(xí)題210
第9章SoC技術(shù)的應(yīng)用與研究展望211
9.1SoC技術(shù)應(yīng)用存在的問題211
9.2SoC技術(shù)的主要理論研究問題214
9.3小結(jié)220
9.4習(xí)題221附錄A相關(guān)資源222
附錄BSynopsys DesignWare Foundamental IPs的組成224
附錄C縮略語228
參考文獻(xiàn)230