基于Verilog HDL的數(shù)字系統(tǒng)應用設計

定　價：￥33.00

作　者：	王鈿、卓興旺
出版社：	國防工業(yè)出版社
叢編項：	可編程邏輯器件快速進階叢書
標　簽：	VHDL

購買這本書可以去

ISBN：	9787118042818	出版時間：	2006-01-01	包裝：	平裝
開本：	16開	頁數(shù)：	287	字數(shù)：

內(nèi)容簡介

　　本書結(jié)合實踐系統(tǒng)地介紹了基于Verilog數(shù)字邏輯設計相關的內(nèi)容，包括工具使用、RTL設計及Testbench的設計。本書共分為6章。第1章對數(shù)字邏輯設計進行了概述；第2章介紹了常用EDA工具的使用；第3章介紹了RTL設計的相關內(nèi)容；第4章介紹了功能驗證及Testbench相關的內(nèi)容；第5章結(jié)合一個串口配置寄存器的電路對第3章和第4章的內(nèi)容進行了實踐；第6章對數(shù)字信號處理中的常用電路進行了講解。本書適合對Verilog語法己略有了解的讀者閱讀，也適于在數(shù)字邏輯設計方面摸索多年的工程師參考。

作者簡介

暫缺《基于Verilog HDL的數(shù)字系統(tǒng)應用設計》作者簡介

圖書目錄

第1章邏輯設計發(fā)展現(xiàn)狀開發(fā)流程
1.1 硬件描述語言HDL
1.2 可編程邏輯器件
1.3 基于Verilog的FPGA設計方法及流程
1.4 SOC與IP復用
第2章常用FPGA開發(fā)工具的使用
2.1 仿真工具Modelsim
2.2 綜合工具Synplify Pro
2.3 集成開發(fā)環(huán)境QuartusII
第3章 RTL級建模
3.1 硬件意識
3.2 RTL級語法
3.3 常用電路的設計
3.4 有限狀態(tài)機的設計
3.5 FPGA結(jié)構(gòu)
3.6 時序分析基本概念
3.7 同步設計
3.8 約束
3.9 如何提高電路的工作頻率
3.10 多時鐘域處理
3.11 設計時序
3.12 RTL級設計的其他注意事項
第4章 Testbench
4.1 功能驗證
4.2 Testbench概述
4.3 行為級的Verilog語言
4.4 激勵和響應
4.5 總線功能模型
4.6 Testbench的結(jié)構(gòu)
第5章 RS232通信程序的設計
5.1 RS232基礎
5.2 設計需求
5.3 模塊劃分
5.4 RTL級代碼
5.5 Testbench
5.6 仿真結(jié)果
第6章數(shù)字信號處理的Verilog設計
6.1 數(shù)字信號處理FPGA實現(xiàn)簡介
6.2 數(shù)字信號處理基本模塊的實現(xiàn)
6.3 FIR濾波器的實現(xiàn)
6.4 數(shù)字信號處理程序的仿真驗證
附錄A 相關資源介紹
參考文獻