數(shù)字電路與邏輯設計（第二版）

緒論
第1章 邏輯代數(shù)基礎
1．1 數(shù)制與編碼
1．1．1 數(shù)制
1．1．2 數(shù)制轉(zhuǎn)換
1．1．3 編碼
1．2 基本概念、公式和定理
1．2．1 三種基本邏輯關(guān)系
1．2．2 基本公式、定理和常用規(guī)則
1．3 邏輯函數(shù)的化簡
1．3．1 邏輯函數(shù)的標準與或式和最簡式
1．3．2 邏輯函數(shù)的公式化簡法
1．3．3 邏輯函數(shù)的圖形化簡法
1．3．4 具有無關(guān)項的邏輯函數(shù)的化簡
1．4 邏輯函數(shù)的表示方法及相互轉(zhuǎn)換
1．4．1 幾種邏輯函數(shù)的表示方法
1．4．2 邏輯函數(shù)幾種表示方法之間的轉(zhuǎn)換
本章小結(jié)
思考題與習題
第2章 集成邏輯門電路
2．1 半導體器件的開關(guān)特性
2．1．1 二極管的開關(guān)特性
2．1．2 三極管的開關(guān)特性
2．1．3 場效應管的開關(guān)特性
2．2 分立元器件門電路
2．2．1 二極管門電路
2．2．2 三極管門電路
2．2．3 正邏輯和負邏輯
2．3 TTL集成門電路
2．3．1 TTL與非門
2．3．2 其他類型的TTL門電路
2．3．3 TTL集成邏輯門的使用
2．4 CMOS集成門電路
2．4．1 CMOS反相器
2．4．2 其他類型的CMOS邏輯門電路
2．4．3 CMOS電路的特點和使用
本章小結(jié)
思考題與習題
第3章 組合邏輯電路
3．1 概述
3．1．1 組合邏輯電路的分析
3．1．2 組合邏輯電路的設計
3．1．3 組合邏輯電路設計舉例
3．2 編碼器和譯碼器
3．2．1 編碼器
3．2．2 編碼器的用法
3．2．3 譯碼器
3．2．4 譯碼器的用法
3．3 加法器和數(shù)值比較器
3．3．1 加法器
3．3．2 加法器的用法
3．3．3 數(shù)值比較器
3．3．4 數(shù)值比較器的用法
3．4 數(shù)據(jù)選擇器和數(shù)據(jù)分配器
3．4．1 數(shù)據(jù)選擇器
3．4．2 數(shù)據(jù)選擇器的用法
3．4．3 數(shù)據(jù)分配器
3．4．4 數(shù)據(jù)分配器的用法
3．5 組合邏輯電路中的競爭冒險
3．5．1 競爭冒險的概念及產(chǎn)生的原因
3．5．2 競爭冒險的識別與消除方法
本章小結(jié)
思考題與習題
第4章 集成觸發(fā)器
4．1 基本RS觸發(fā)器
4．1．1 概述
4．1．2 基本RS觸發(fā)器
4．1．3 集成基本觸發(fā)器
4．2 時鐘觸發(fā)器
4．2．1 同步RS觸發(fā)器
4．2．2 主從CMOS邊沿D觸發(fā)器(CC4013)
4．2．3 維持阻塞D觸發(fā)器(74LS74)
4．2．4 負邊沿JK觸發(fā)器
4．2．5 T觸發(fā)器和T'觸發(fā)器
4．3 觸發(fā)器邏輯功能分類及相互轉(zhuǎn)換
4．3．1 觸發(fā)器邏輯功能分類
4．3．2 不同類型時鐘觸發(fā)器間的轉(zhuǎn)換
4．4 觸發(fā)器的選用
4．4．1 觸發(fā)器的合理選用
4．4．2 觸發(fā)器的參數(shù)和指標
4．4．3 觸發(fā)器使用的注意事項
本章小結(jié)
思考題與習題
第5章 時序邏輯電路
5．1 概述
5．1．1 時序邏輯電路的特點
5．1．2 時序電路邏輯功能表示方法
5．2 時序邏輯電路的分析方法
5．2．1 分析步驟
5．2．2 分析舉例
5．3 計數(shù)器
5．3．1 異步計數(shù)器
5．3．2 同步計數(shù)器
5．3．3 N進制計數(shù)器
5．3．4 計數(shù)器的應用
5．4 寄存器
5．4．1 基本寄存器
5．4．2 移位寄存器
5．4．3 寄存器的應用
5．5 順序脈沖發(fā)生器
5．5．1 計數(shù)器型順序脈沖發(fā)生器
5．5．2 移位型順序脈沖發(fā)生器
5．6 時序邏輯電路的設計方法
5．6．1 基本設計步驟
5．6．2 設計舉例
本章小結(jié)
思考題與習題
第6章 脈沖波形的產(chǎn)生和整形
6．1 概述
6．1．1 矩形脈沖的基本特性
6．1．2 555定時器
6．2 多諧振蕩器
6．2．1 555定時器構(gòu)成的多諧振蕩器
6．2．2 其他多諧振蕩器
6．2．3 多諧振蕩器的應用
6．3 施密特觸發(fā)器
6．3．1 555定時器構(gòu)成的施密特觸發(fā)器
6．3．2 集成施密特觸發(fā)器
6．3．3 施密特觸發(fā)器的應用
6．4 單穩(wěn)態(tài)觸發(fā)器
6．4．1 555定時器構(gòu)成的單穩(wěn)態(tài)觸發(fā)器
6．4．2 集成單穩(wěn)態(tài)觸發(fā)器
6．4．3 單穩(wěn)態(tài)觸發(fā)器的應用
本章小結(jié)
思考題與習題
第7章 數(shù)模、模數(shù)轉(zhuǎn)換器
7．1 概述
7．2 D/A轉(zhuǎn)換器
7．2．1 權(quán)電阻網(wǎng)絡型D/A轉(zhuǎn)換器
7．2．2 T形電阻網(wǎng)絡型D/A轉(zhuǎn)換器
7．2．3 D/A轉(zhuǎn)換器的主要技術(shù)指標
7．3 A/D轉(zhuǎn)換器
7．3．1 采樣、保持、量化、編碼
7．3．2 計數(shù)器式A/D轉(zhuǎn)換器
7．3．3 逐次逼近式A/D轉(zhuǎn)換器
7．3．4 雙積分式A/D轉(zhuǎn)換器
7．3．5 并行比較式A/D轉(zhuǎn)換器
7．3．6 A/D轉(zhuǎn)換器的主要技術(shù)指標
7．4 D/A轉(zhuǎn)換器和A/D轉(zhuǎn)換器應用
舉例
7．4．1 DAC0832的應用
7．4．2 ADC0809的應用
本章小結(jié)
思考題與習題
第8章 大規(guī)模集成電路
8．1 概述
8．1．1 大規(guī)模集成電路的發(fā)展
8．1．2 大規(guī)模集成電路的分類
8．2 存儲器及其應用
8．2．1 固定只讀存儲器ROM
8．2．2 ROM的應用
8．2．3 隨機存取存儲器RAM
8．2．4 RAM的應用
8．3 可編程邏輯器件PLD
8．3．1 PLD的基本結(jié)構(gòu)
8．3．2 PLD的分類
8．3．3 PLA的應用
8．3．4 PLD設計過程簡介
8．4 CPLD/FPGA開發(fā)環(huán)境MAX+plus II應用簡介
8．4．1 MAX+plus II安裝
8．4．2 MAX+plus基本功能
8．4．3 HDL設計特點
本章小結(jié)
思考題與習題

附錄 實驗和實踐環(huán)節(jié)
F．1 常用儀器與設備的使用方法
F．1．1 數(shù)字實驗儀
F．1．2 數(shù)字萬用表
F．1．3 邏輯筆
F．1．4 示波器
F．2 數(shù)字電路設計的基礎知識
F．2．1 數(shù)字電路一般設計方法
F．2．2 數(shù)字電路的調(diào)試
F．2．3 電路故障的檢測與排除
F．2．4 數(shù)字電路設計舉例
F．3 數(shù)字電路實驗
F．3．1 儀器使用和門電路測試
F．3．2 組合邏輯電路的設計與調(diào)試
F．3．3 加法器應用電路的設計與調(diào)試
F．3．4 編碼器和譯碼器應用電路的設計與調(diào)試
F．3．5 數(shù)據(jù)選擇器和數(shù)據(jù)分配器應用電路的設計與調(diào)試
F．3．6 觸發(fā)器邏輯功能測試及其簡單應用
F．3．7 時序邏輯電路的測試
F．3．8 時序邏輯電路的設計與測試
F．3．9 N進制計數(shù)器的設計與測試
F．3．10 計數(shù)器應用電路的設計與測試
F．3．11 移位寄存器
F．3．12 555定時器應用電路的設計與測試
F．4 數(shù)字電子技術(shù)課程設計
F．4．1 數(shù)字電子鐘
F．4．2 交通信號燈
F．4．3 數(shù)字頻率計
F．4．4 智力競賽搶答器
F．5 EWB應用簡介
F．5．1 EWB簡介
F．5．2 EWB應用舉例
F．6 基于CPLD/FPGA的頻率計的實現(xiàn)

參考文獻