電子技術(shù)及其應(yīng)用基礎(chǔ)（數(shù)字部分）

緒論
0-1 數(shù)字邏輯與數(shù)字電路
　0-2 工程問題的數(shù)字邏輯模型
　0-3 數(shù)字邏輯系統(tǒng)的分析和設(shè)計(jì)工具
　0-4 數(shù)字電路技術(shù)的發(fā)展趨勢(shì)
　本章小結(jié)
　練習(xí)與習(xí)題
第1章 數(shù)制與編碼
　1-1 數(shù)制
　1-2 編碼
　1-3 數(shù)字邏輯系統(tǒng)實(shí)現(xiàn)數(shù)學(xué)運(yùn)算的基本原理
　本章小結(jié)
　練習(xí)與習(xí)題
第2章 邏輯代數(shù)基礎(chǔ)
　2-1 邏輯代數(shù)的基本概念
　2-2 邏輯代數(shù)的物理概念
　2-3 邏輯代數(shù)的基本規(guī)則與定理
　2-4 邏輯代數(shù)的化簡(jiǎn)
　2-5 邏輯關(guān)系的Verilog HDL描述
　本章小結(jié)
　練習(xí)與習(xí)題
第3章 數(shù)字邏輯系統(tǒng)建模
　3-1 數(shù)字邏輯系統(tǒng)的分類
　3-2 組合邏輯系統(tǒng)的建模
　3-3 時(shí)序邏輯的狀態(tài)模型
　3-4 邏輯函數(shù)的化簡(jiǎn)
　3-5 狀態(tài)化簡(jiǎn)
　本章小結(jié)
　練習(xí)與習(xí)題
第4章 基本數(shù)字電路
　4-1 數(shù)字集成電路
　4-2 基本邏輯門電路
　4-3 觸發(fā)器
　4-4 存儲(chǔ)器電路
　4-5 可編程邏輯器件
　4-6 數(shù)字電路的基本參數(shù)與測(cè)量技術(shù)
　本章小結(jié)
　練習(xí)與習(xí)題
第5章 數(shù)字電路基本分析技術(shù)
　5-1 數(shù)字電路基本分析的概念
　5-2 組合邏輯電路分析
　5-3 同步時(shí)序邏輯電路分析
　5-4 異步時(shí)序邏輯電路分析
　5-5 數(shù)字電路的邏輯測(cè)試分析技術(shù)
　本章小結(jié)
　練習(xí)與習(xí)題
第6章 數(shù)字電路設(shè)計(jì)基礎(chǔ)
　6-1 數(shù)字電路應(yīng)用設(shè)計(jì)的概念
　6-2 組合邏輯電路的設(shè)計(jì)
　6-3 時(shí)序邏輯電路的設(shè)計(jì)
　本章小結(jié)
　練習(xí)與習(xí)題
第7章 A/D與D/A轉(zhuǎn)換電路
　7-1 DSP系統(tǒng)的基本概念
　7-2 D/A轉(zhuǎn)換電路
　7-3 A/D轉(zhuǎn)換電路
　本章小結(jié)
　練習(xí)與習(xí)題
第8章 集成數(shù)字電路EDA技術(shù)概述
　8-1 集成數(shù)字電路設(shè)計(jì)的基本概念
　8-2 集成數(shù)字電路EDA設(shè)計(jì)的基本概念
　8-3 集成數(shù)字電路測(cè)試技術(shù)
　練習(xí)與習(xí)題
附錄 Verilog HDL介紹
　附錄1-1 語言
　附錄1-2 程序結(jié)構(gòu)
　附錄1-3 數(shù)據(jù)類型
　附錄1-4 算子
　附錄1-5 控制結(jié)構(gòu)
　附錄1-6 其他語句
　附錄1-7 定時(shí)控制
　附錄1-8 系統(tǒng)任務(wù)
參考文獻(xiàn)