數(shù)字邏輯與數(shù)字系統(tǒng)設(shè)計(jì)

第1章　數(shù)字邏輯基礎(chǔ)
1.1 數(shù)制
1.1.1 十進(jìn)制
1.1.2　二進(jìn)制
1.1.3　八進(jìn)制
1.1.4 十六進(jìn)制
1.1.5　數(shù)制轉(zhuǎn)換
1.2　二進(jìn)制數(shù)的表示方法
1.2.1 原碼
1.2.2　反碼
1.2.3 補(bǔ)碼
1.3　二進(jìn)制數(shù)的運(yùn)算
1.3.1　二進(jìn)制的加法和減法
1.3.2　二進(jìn)制乘法
1.3.3　二進(jìn)制除法
1.4 編碼
1.4.1　二一十進(jìn)制編碼（BCD碼）
1.4.2　格雷碼
1.4.3 ASCII碼
1.5　邏輯代數(shù)基礎(chǔ)
1.5.1 邏輯變量與邏輯函數(shù)
1.5.2　常用邏輯運(yùn)算
1.5.3　邏輯代數(shù)的定律與規(guī)則
1.5.4　邏輯函數(shù)的表示方法
1.5.5　邏輯函數(shù)的化簡(jiǎn)
本章小結(jié)
自我檢測(cè)題
習(xí)題1
第2章　邏輯門(mén)電路
2.1 基本邏輯門(mén)電路
　2.1.1　二極管門(mén)電路
　 2.1.2　晶體管非門(mén)電路
　2.2 CMOS邏輯門(mén)電路
2.2.1　M0S管及其開(kāi)關(guān)模型
2.2.2　CMOS反相器
2.2.3 CM0S與非門(mén)
2.2.4　CMOS或非門(mén)
2.2.5　其他類(lèi)型的CMOS門(mén)電路
2.2.6　高速CM0s門(mén)電路
2.2.7　低電壓CMOS門(mén)電路
2.2.8 CMOS門(mén)電路的技術(shù)參數(shù)
　2.3 TTL邏輯門(mén)電路
2.3.1 TTL與非門(mén)
2.3.2 TTL與非門(mén)的電壓傳輸特性及噪聲容限
　 2.3.3　TTL與非門(mén)的靜態(tài)輸入、輸出特性
　 2.3.4　TTL與非門(mén)的動(dòng)態(tài)特性
　 2.3.5　TTL與非門(mén)的主要性能參數(shù)
　 2.3.6　其他類(lèi)型的TTL門(mén)電路
　2.4　ECL電路
　2.5 CMOS電路與TTL電路的接口
　 2.5.1 用cM0s電路驅(qū)動(dòng)TTL電路
　 2.5.2　用TTL電路驅(qū)動(dòng)CMOS電路
　 2.5.3　用CMOs或TTL電路驅(qū)動(dòng)LED
　本章小結(jié)
　……
第3章　組合邏輯電路
第4章　時(shí)序邏輯電路
第5章　半導(dǎo)體存儲(chǔ)器和可編邏輯器件
第6章　脈沖波形的產(chǎn)生與整形
第7章　數(shù)/模和模/數(shù)轉(zhuǎn)換
第8章　數(shù)字系統(tǒng)分析與設(shè)計(jì)
附錄A　VHDL硬件描述語(yǔ)言
附錄B　電氣圖用圖形符號(hào)二進(jìn)制邏輯單元
附錄C　常用邏輯符號(hào)對(duì)照表
附錄D　國(guó)產(chǎn)半導(dǎo)體集成電路型號(hào)命名法
參考文獻(xiàn)