計(jì)算機(jī)組織與結(jié)構(gòu)：性能設(shè)計(jì)（第六版影印版）

原版前言
第一部分 概述
　第1章 導(dǎo)論
　　1.1 計(jì)算機(jī)組織與體系結(jié)構(gòu)
　　1.2 結(jié)構(gòu)和功能
　　1.3 為什么要研究計(jì)算機(jī)組織與體系結(jié)構(gòu)
　　1.4 本書(shū)概要
　　1.5 網(wǎng)絡(luò)資源
　第2章 計(jì)算機(jī)的演變和性能
　　2.1 計(jì)算機(jī)簡(jiǎn)史
　　2.2 性能設(shè)計(jì)
　　2.3 Pentium和PowerPC的演變
　　2.4 參考文獻(xiàn)和Web站點(diǎn)
　　2.5 關(guān)鍵詞、復(fù)習(xí)題和習(xí)題
第二部分 計(jì)算機(jī)系統(tǒng)
　第3章 計(jì)算機(jī)功能和互連的總視圖
　　3.1 計(jì)算機(jī)的組成
　　3.2 計(jì)算機(jī)的功能
　　3.3 互連結(jié)構(gòu)
　　3.4 總線互連
　　3.5 PCI
　　3.6 參考文獻(xiàn)和Web站點(diǎn)
　　3.7 關(guān)鍵詞、復(fù)習(xí)題和習(xí)題
　　附錄 3A：時(shí)序圖
　第4章 高速緩存
　　4.1 計(jì)算機(jī)存儲(chǔ)系統(tǒng)概述
　　4.2 高速緩存的原理
　　4.3 高速緩存的設(shè)計(jì)要素
　　4.4 Pentium4和PowerPC的高速緩組織
　　4.5 參考文獻(xiàn)
　　4.6 關(guān)鍵詞、復(fù)習(xí)題和習(xí)題
　　附錄 4A：兩級(jí)存儲(chǔ)器的性能特征
　第5章 內(nèi)存儲(chǔ)器
　　5.1 半導(dǎo)體主存儲(chǔ)器
　　5.2 糾錯(cuò)
　　5.3 高級(jí)DRAM的組織
　　5.4 參考文獻(xiàn)和Web站點(diǎn)
　　5.5 關(guān)鍵詞、復(fù)習(xí)題和習(xí)題
　第6章 外部存儲(chǔ)器
　　6.1 磁盤(pán)
　　6.2 RAID
　　6.3 光存儲(chǔ)器
　　6.4 磁帶
　　6.5 參考文獻(xiàn)和Web站點(diǎn)
　　6.6 關(guān)鍵詞、復(fù)習(xí)題和習(xí)題
　第7章 輸入／輸出
　　7.1 外部設(shè)備
　　7.2 I／O模塊
　　7.3 編程控制的I／O
　　7.4 中斷驅(qū)動(dòng)的I／O
　　7.5 直接存儲(chǔ)器存取
　　7.6 I／O通道和處理器
　　7.7 外部接口：FireWire和InfiniBand
　　7.8 參考文獻(xiàn)和Web站點(diǎn)
　　7.9 關(guān)鍵詞、復(fù)習(xí)題和習(xí)題
　第8章 操作系統(tǒng)支持
　　8.1 操作系統(tǒng)概述
　　8.2 調(diào)度
　　8.3 存儲(chǔ)器管理
　　8.4 PentiumII和PowerPC的存儲(chǔ)器管理
　　8.5 參考文獻(xiàn)和Web站點(diǎn)
　　8.6 關(guān)鍵詞、復(fù)習(xí)題和習(xí)題
第三部分 中央處理器
　第9章 計(jì)算機(jī)算術(shù)
　　9.1 算術(shù)和邏輯單元
　　9.2 整數(shù)表示
　　9.3 整數(shù)算術(shù)運(yùn)算
　　9.4 浮點(diǎn)表示
　　9.5 浮點(diǎn)算術(shù)運(yùn)算
　　9.6 參考文獻(xiàn)和Web站點(diǎn)
　　9.7 關(guān)鍵詞、復(fù)習(xí)題和習(xí)題
　第10章 指令集：特征和功能
　　10.1 機(jī)器指令特征
　　10.2 操作數(shù)類型
　　10.3 Pentium和PowerPC的數(shù)據(jù)類型
　　10.4 操作類型
　　10.5 Pentium和PowcrPC的操作類型
　　10.6 匯編語(yǔ)言
　　10.7 參考文獻(xiàn)
　　10.8 關(guān)鍵詞、復(fù)習(xí)題和習(xí)題
　　附錄 10A：堆棧
　　附錄 10B：小端和大端次序以及位序
　第11章 指令集：尋址方式和指令格式
　　11.1 尋址
　　11.2 Pentium和PowerPC的尋址方式
　　11.3 指令格式
　　11.4 Pentium和PowerPC的指令格式
　　11.5 參考文獻(xiàn)
　　11.6 關(guān)鍵詞、復(fù)習(xí)題和習(xí)題
　第12章CPU的結(jié)構(gòu)和功能
　　12.1 處理器組織
　　12.2 寄存器組織
　　12.3 指令周期
　　12.4 指令流水線技術(shù)
　　12.5 Pentium處理器
　　12.6 PowerPC處理器
　　12.7 參考文獻(xiàn)
　　12.8 關(guān)鍵詞、復(fù)習(xí)題和習(xí)題
　第13章 精簡(jiǎn)指令集計(jì)算機(jī)
　　13.1 指令執(zhí)行特征
　　13.2 大寄存器文件的使用
　　13.3 基于編譯器的寄存器優(yōu)化
　　13.4 精簡(jiǎn)指令集結(jié)構(gòu)
　　13.5 RISC流水線技術(shù)
　　13.5 MIPS4000
　　13.6 SPARC
　　13.7 RISe與CISC的爭(zhēng)論
　　13.8 參考文獻(xiàn)
　　13.9 關(guān)鍵詞、復(fù)習(xí)題和習(xí)題
　第14章 指令級(jí)并行和超標(biāo)量處理器
　　14.1 概述
　　14.2 設(shè)計(jì)問(wèn)題
　　14.3 Pentium4
　　14.4 PowerPC
　　14.5 參考文獻(xiàn)
　　14.6 關(guān)鍵詞、復(fù)習(xí)題和習(xí)題
　第15章 IA-64體系結(jié)構(gòu)
　　15.1 推動(dòng)因素
　　15.2 通用組織
　　15.3 判斷、推測(cè)和軟件流水線技術(shù)
　　15.4 LA-64指令集結(jié)構(gòu)
　　15.5 Itanium組織
　　15.6 參考文獻(xiàn)和Web站點(diǎn)
　　15.7 關(guān)鍵詞、復(fù)習(xí)題和習(xí)題
第四部分 控制器
　第16章 控制器操作
　　16.1 微操作
　　16.2 處理器的控制
　　16.3 硬布線實(shí)現(xiàn)
　　16.4 參考文獻(xiàn)
　　16.5 關(guān)鍵詞、復(fù)習(xí)題和習(xí)題
　第17章 微程序控制
　　17.1 基本概念
　　17.2 微指令排序
　　17.3 微指令執(zhí)行
　　17.4 TI 8800
　　17.5 微程序設(shè)計(jì)的應(yīng)用
　　17.6 參考文獻(xiàn)
　　17.7 關(guān)鍵詞、復(fù)習(xí)題和習(xí)題
第五部分 并行組織
　第18章并行處理
　　18.1 多處理器組織
　　18.2 對(duì)稱多處理器
　　18.3 高速緩存一致性和MESI協(xié)議
　　18.4 機(jī)群系統(tǒng)
　　18.5 非對(duì)稱存儲(chǔ)器存取
　　18.6 向量計(jì)算
　　18.7 參考文獻(xiàn)
　　18.8 關(guān)鍵詞、復(fù)習(xí)題和習(xí)題
附錄
　附錄A 數(shù)字邏輯
　　A.1 布爾代數(shù)
　　A.2 門
　　A.3 組合電路
　　A.4 時(shí)序電路
　　A.5 習(xí)題
　附錄B 數(shù)制
　　B.1 十進(jìn)制
　　B.2 二進(jìn)制
　　B.3 二進(jìn)制與十進(jìn)制之間的轉(zhuǎn)換
　　B.4 十六進(jìn)制記數(shù)法
　　B.5 習(xí)題
　附錄C 計(jì)算機(jī)組織與體系結(jié)構(gòu)的教學(xué)項(xiàng)目
　　C.1 研究項(xiàng)目
　　C.2 仿真項(xiàng)目
　　C.3 閱讀／報(bào)告作業(yè)
詞匯表
參考文獻(xiàn)
索引