微型計(jì)算機(jī)原理及接口技術(shù)

1 微型計(jì)算機(jī)系統(tǒng)組成及工作原理
1.1 微型計(jì)算機(jī)概述
1.1.1 微型計(jì)算機(jī)的發(fā)展概況
1.1.2 微型計(jì)算機(jī)的分類
1.1.3 微型計(jì)算機(jī)的特點(diǎn)與應(yīng)用范圍
1.2 微型計(jì)算機(jī)的基本組成及工作原理
1.2.1 微處理器、微型計(jì)算機(jī)和微型計(jì)算機(jī)系統(tǒng)
1.2.2 微型計(jì)算機(jī)系統(tǒng)的硬件結(jié)構(gòu)
1.2.3 微型計(jì)算機(jī)的工作原理
1.3 微型計(jì)算機(jī)的運(yùn)算基礎(chǔ)
1.3.1 微型計(jì)算機(jī)中數(shù)的表示
1.3.2 原碼、反碼、補(bǔ)碼及補(bǔ)碼運(yùn)算法則
1.4 微型計(jì)算機(jī)的主要性能指標(biāo)
1.4.1 字長(zhǎng)
1.4.2 存貯器容量
1.4.3 運(yùn)算速度
1.4.4 外設(shè)擴(kuò)展能力
1.4.5 軟件配置
本章小結(jié)
思考題與習(xí)題
2 8086／8088微處理器
2.1 8086／8088微處理器結(jié)構(gòu)
2.1.1 8086／8088寄存器結(jié)構(gòu)
2.1.2 8086／8088 CPU的功能結(jié)構(gòu)
2.1.3 8086／8088微處理器的引腳及功能
2.2 8086／8088系統(tǒng)組成
2.2.1 存儲(chǔ)器組織
2.2.2 堆棧概念
2.2.3 I／O組織
2.2.4 最大方式和最小方式下系統(tǒng)的基本配置
2.3 8086／8088總線周期和時(shí)序
2.3.1 總線周期的概念
2.3.2 最小方式下的總線周期
2.3.3 最大方式下的總線周期
2.3.4 系統(tǒng)復(fù)位（Reset）
本章小結(jié)
思考題與習(xí)題
3 8086／8088 CPU指令系統(tǒng)及匯編語(yǔ)言程序設(shè)計(jì)
3.1 8086／8088 CPU的指令格式及尋址方式
3.1 I 1 8086／8088 CPU的指令格式
3.1.2 8086／8088 CPU的尋址方式
3.2 8086／8088 CPU的指令系統(tǒng)
3.2.1 數(shù)據(jù)傳送與交換類指令
3.2.2 算術(shù)運(yùn)算類指令
3.2.3 邏輯運(yùn)算類指令
3.2.4 串操作類指令
3.2.5 控制轉(zhuǎn)移類指令
3.2.6 處理器控制類指令
3.3 偽操作和宏指令
3.3.1 匯編程序功能
3.3.2 符號(hào)定義偽操作
3.3.3 數(shù)據(jù)定義及存儲(chǔ)器分配偽操作
3.3.4 段定義偽操作
3.3.5 對(duì)準(zhǔn)偽操作
3.3.6 過程定義偽操作
3.3.7 結(jié)構(gòu)定義偽操作
3.3.8 程序開始、結(jié)束偽操作
3.3.9 宏定義及調(diào)用
3.4 匯編語(yǔ)言程序設(shè)計(jì)
3.4.1 匯編語(yǔ)言程序格式
3.4.2 DOS與BIOS功能調(diào)用
3.4.3 順序結(jié)構(gòu)程序設(shè)計(jì)
3.4.4 分支結(jié)構(gòu)程序設(shè)計(jì)
3.4.5 循環(huán)結(jié)構(gòu)程序設(shè)計(jì)
3.4.6 子程序設(shè)計(jì)
3.4.7 匯編語(yǔ)言程序設(shè)計(jì)實(shí)例
本章小結(jié)
思考題與習(xí)題
4 接口及接口與微處理器的連接
4.1 接口及接口連接
4.1.1 接口的概念
4.1.2 接口的功能
4.1.3 接口與CPU之間傳送的信息及連接
4.2 I／O端口的地址分配
4.3 I／O端口的地址譯碼
4.3.1 I／O地址譯碼方法
4.3.2 I／O端口地址譯碼電路
4.3.3 開關(guān)式可選譯碼
4.4 總線及總線標(biāo)準(zhǔn)
4.4.1 概述
4.4.2 總線的分類
4.4.3 PC／XT總線
4.4.4 PC／AT總線（ISA總線）
4.4.5 EISA總線
4.5 CPU與接口之間交換信息的方式
4.5.1 無(wú)條件傳送方式
4.5.2 查詢方式
4.5.3 中斷傳送方式
4.5.4 DMA（直接存儲(chǔ)器存?。┓绞?br />4.6 接口技術(shù)的發(fā)展趨勢(shì)
4.6.1 串行ATA
4.6.2 USB 2.0
4.6.3 3GIO
本章小結(jié)
思考題與習(xí)題
5 半導(dǎo)體存儲(chǔ)器及存儲(chǔ)器接口
5.1 概述
5.1.1 半導(dǎo)體存儲(chǔ)器的分類
5.1.2 三級(jí)存儲(chǔ)器系統(tǒng)
5.1.3 存儲(chǔ)器的主要性能指標(biāo)
5.2 半導(dǎo)體存儲(chǔ)器
5.2.1 半導(dǎo)體靜態(tài)隨機(jī)存取存儲(chǔ)器
5.2.2 半導(dǎo)體動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器
5.2.3 只讀存儲(chǔ)器（ROM）
5.3 存儲(chǔ)器接口及其設(shè)計(jì)
5.3.1 存儲(chǔ)器的地址譯碼方法
5.3.2 主存儲(chǔ)器接口設(shè)計(jì)
本章小結(jié)
思考題與習(xí)題
6 中斷技術(shù)
6.1 中斷的概念
6.1.1 中斷與中斷源
6.1.2 中斷源的識(shí)別
6.1.3 中斷向量、中斷向量表及中斷向量指針
6.1.4 中斷向量的裝入與修改
6.1.5 中斷優(yōu)先權(quán)與中斷嵌套
6.2 8086／8088 CPU的中斷系統(tǒng)
6.2.1 外部中斷
6.2.2 內(nèi)部中斷
6.2.3 軟中斷的應(yīng)用
6.2.4 中斷處理過程
6.3 8259A中斷控制邏輯
6.3.1 8259A的功能
6.3.2 8259A的內(nèi)部結(jié)構(gòu)及引腳功能
6.3.3 8259A在PC機(jī)系統(tǒng)中的連接
6.3.4 8259A的編程
6.3.5 8259A的應(yīng)用舉例
本章小結(jié)
思考題與習(xí)題
7 定時(shí)／計(jì)數(shù)技術(shù)
7.1 定時(shí)與計(jì)數(shù)
7.1.1 定時(shí)
……
8 并行輸入／輸出接口
9 串行輸入／輸出接口
10 DMA技術(shù)
11 D／A、A／D轉(zhuǎn)換接口
12 人機(jī)交互設(shè)備及接口
13 高級(jí)微處理器接口技術(shù)
14 實(shí)驗(yàn)指導(dǎo)